第四章 頻率合成器設計
4.2 相位頻率偵測器
相位和頻率檢測器可以檢測出參考訊號源和除頻器輸出之間的頻率差或著 是相位差， 由圖 4.2(a)可知，當 A 輸入端的頻率若是比 B 端的輸入頻率大的話，
則 QA 端會拉起高電壓的訊號，但QB 端則會保持在低電壓的位準，反之, 若 B 輸入端的頻率若比A 端的輸入頻率大的話，則端 QB 端會拉起高電壓的訊號，但 QA 端則會保持在低電壓的位準，還有一種情況就是，當A 端和 B 端兩邊的輸入 頻率都一樣的話，此電路在此時會檢查A、B 兩端的相位差是多少，如果有相位 差的話，則QA 或QB 端會送出一和相位差同寬度的訊號(是由 QA 或QB 端送出 則取決於到底是A 領先 B，還是 A 落後 B)。
第四章 頻率合成器電路設計
A PFD B
QA QB
(a)
QA
= 0
QB= 1
QA
= 0
QB= 0
QA
= 1
QB= 0
State 2 B State 0 State 1B
A B
A
A
(b)
(c)
圖 4.2 (a) 相位和頻率檢測器(b) 相位和頻率檢測器的狀態圖 (c) 相位和頻率檢測器的時序圖
圖 4.2(a)[26]中，展示了相位和頻率檢測器的建構方塊，其中包含了兩個具 有可重置功能的D 型正反器，還有一個 NAND 閘， A 和 B 兩輸入端各分別當 作此兩個正反器的時脈 ，而此兩個正反器的輸入總是接至高電位， 接下來，我 們預設QA 和QB 的初始值為0，所以呢!如果 A 端從 0 變成 1 ，然後 QA 就會等 於1，一直到 B 從 0 變成 1 ，如此一來 QB 就會輸出高電壓，只要 QA.和 QB
同時為高電位，則會對兩個正反器作重置的動作，將QA.和 QB 再次拉回低電位。
接著圖 4.2(b)表達了相位和頻率檢測器輸入和輸出的狀態表，詳細紀錄 這所有變化的可能性，而圖4.2(c)則是上述文字所描述的波形。
第四章 頻率合成器電路設計
D CK Q
"1"
A
D
Q CK
"1"
B
QA
QB Reset
∆θ π
− 2 2π 4π π
−4
(a) (b)
圖4.3(a) 相位和頻率檢測器的內部電路(b) 相位和頻率檢測器的特徵圖
當我們定義輸出為當
ω
A =ω
B時， QA和 QB平均值的差，並忽略窄重置脈衝 的效應，我們發現當∆θ 改變時，輸出將會對稱的改變(圖 4.3)。如何在所相迴路 中使用圖 4.3 相位和頻率檢測器呢?因為在 QA和 QB平均值的差是我們所感興趣 的，一個最常用的方法是在相位和頻率檢測器和迴路濾波器之間插入一個電荷幫 浦(Charge pump)。其中圖 4.3(a)中所使用的 D 型正反器為圖 4.4 所示，這種 D 型正反器架構簡
第四章 頻率合成器電路設計
單，且切換速度快，所以會有比較高的線性的，我們可由圖4.5(a)(b)看到其模擬 結果，和前面所述相同，死區(Dead Zone)是設計相位頻率偵測器的一個重要課 題。理想上，相位頻率偵測器的輸出和兩個輸入信號的相位差異成正比。但當相 位頻率偵測器兩個輸入信號的相位差異很小時，輸出並無法與相位差異成正比。
接近零的相位差異所導致非線性的相位頻率偵測器輸出稱為“死區”。而在此區域 的電壓等級無法驅動電荷充放器。
(a) (b)
圖 4.5 相位和頻率檢測器的模擬結果
一個好的消除死區的方法為在UP 與 DOWN 的信號上增加一個小的脈波，
即使兩個輸入信號間並無相位差異。實現的方式為在相位頻率偵測器的重設 (Reset)路徑上增加一延遲(Delay)電路，增加延遲時間即可減少死區。而我所設計 的延遲電路為2nS，可由圖 4.6 得知，死區小於 5pS，所以可以滿足之前所討論 死區必須在5pS 才能有效減低其非線性的效應。