空乏型上橋驅動電路實驗結果

圖 3.15 為 GaN HEMT 驅動電路的實驗結果，從實驗結果可得知此電路架構 可在輸出電壓 24V，開關切換頻率 10KHz 下正常運作。

參數符號 參數值

VCC 10 V

VD 24V

Vstart 5V(pluse)

In₁ 8 V 10K HZ(duty cycle 50%方波) In₂ 8 V 10K HZ(duty cycle 50%方波)delay 180^o

C₁ 33n F

C₂ 33n F

C₃ 33n F

C_boot 470n F

V_thP -3.45 V

V_thN 3.79 V

R_o 100

表 2 空乏型驅動電路各參數值

圖 3.15 GaN HEMT 閘極驅動電路實驗結果

第四章

提升氮化鎵電晶體崩潰電壓之驅動電路

氮化鎵電晶體具有低的導通電阻、快速切換、等優點，因此被視為下一世代 的功率電晶體的可能作法之一。大量的金錢與研究人力也都在近期投入氮化鎵電 晶體的研發中。功率電晶體的崩潰電壓是其性能的重要指標之一，因此許多的氮 化鎵電晶體的研究都在於如何提升其崩潰電壓，惟大部分的作法都是利用特殊的 製程設計、元件設計，其技術層次高，且相當昂貴。本論文根據 1.3 節的介紹，

利用電路設計的方式來增加氮化鎵電晶體於操作時的崩潰電壓，且可應用於已製 作完成的氮化鎵電晶體，為一相當便宜且極具競爭力的作法。

本章節將依序介紹：4.1 漏電流對崩潰電壓之影響 4.2 限制電流之電路 4.3 限制電流之電路 Hspice 模擬結果 4.4 實際元件量測與電路實驗結果

4.1 漏電流對崩潰電壓之影響

由 1.3 節的介紹可知當要發生汲-閘極崩潰時，汲極和源極的電壓差越高，漏 電流越大，且當到達崩潰電壓時，汲極漏電流會幾乎全部流向閘極。[3]利用製 程方式限制住閘極漏電流，圖 4.1(a)以及圖 4.1(b)所示為使用製程改善前和改善 後的 AlGaN/ GaN HEMT 電晶體操作在截止區（cut-off）時各個輸出／輸入端點 的電流（漏電流）關係圖，從兩圖可知使用製程改善後元件的崩潰電壓明顯提升，

本論文是利用此一 AlGaN/ GaN 電晶體獨有的特點，設計一電路來限制當 AlGaN/

GaN HEMT 電晶體關閉時汲極流向閘極的電流，進而提高電晶體的崩潰電壓。

圖 4.1(a) 製程改善前各極間的漏電流和 Vds 的關係圖 圖 4.1(b) 用製程改善後各極間的漏電流和 Vds 的關係圖

4.2 限制電流之電路

圖 4.2 為本作法增加 GaN 電晶體崩潰電壓的方式。圖中的最右邊（M_GaN） 為 GaN 電晶體，左邊為基本的電晶體驅動電路（gate driver），本發明在電晶體 的閘極位置加入一電流限制電路。此電流限制電路必須在不能影響 GaN 電晶體 的正常開關下，在電晶體關閉時，限制閘極電流大小

Current Limit Circuit

V

s

M

1

M

2

M

GaN

V

DDH

V

DD

R

L

In Out

V

DDL

圖 4.2 GaN 電晶體驅動電路

圖 4.3 所示為上述「電流限制」（current limit）電路的設計實例之一。其基

V_{𝑅𝐸𝐹 𝑡ℎ𝑁}⌊𝑅₂ 𝑅₃

𝑅₂ ⌋ _𝐷𝐷𝐿 (4-2)

M₃的導通條件可表示如下：

V_{𝑅𝐸𝐹 1} > _𝑡ℎ (4-3) 將方程式 1 和 2 帶入上式後可得：

∆V < V_𝑡ℎ𝑁^𝑅_𝑅³

2 (4-4)

已知∆V代表電阻 RG的壓降，

因此可表示成：

∆V i_𝐺R_𝐺 (4-5)

將方程式 5 代入 4 如下

i_𝐺 < V_{𝑡ℎ𝑁𝑅}^𝑅3

2R_𝐺 (4-6)

因此可知，當閘極的流出電流小於某一定值(4-6）時，開關 M₃會導通。反之，

電流太大，開關 M₃就會關閉，藉此提高電晶體 M_GaN的崩潰電壓。

上述作法相當簡潔，惟必須考慮的是，若電晶體 M_GaN的瞬間關閉電流與所 欲限制的崩潰時閘極電流相近，此作法很可能會降緩電晶體 MGaN的關閉速度。

因此提出另一設計實例(圖 4.4)，讓電流限制電路僅在 MGaN電晶體關閉後才發揮 作用。

此作法與上述作法類似，但額外增加 M₅與 M₆電晶體。其中 V_thG為介於 M_GaN 電晶體臨界電壓與零電壓之間的負電壓，其數值會影響開關切換速度。

V

DDL

(b) 第二階段：輸入電壓 In 為 VDDL

R_ref

Rref

Rref

4.3 限制電流之電路 Hspice 模擬結果

圖 4.6 為此限流電路在 Hspice 模擬的結果，從模擬結果可得知此電路架構可 在輸入電壓 24V，操作頻率 10K Hz 下之 AlGaN/GaN 閘極驅動電路下運作正常。

圖 4.6 限流電路：輸出電壓 Vout、閘極電壓 Vgate、電晶體 M3(Vgs)、電晶體 Madd(Vgs)、輸入電 壓 In

雖然本論文在圖 4.6 分析了此電路在一般切換下正常運作，但是因 Hspice 無法分析電晶體的漏電流大小，所以本論文另外做了電路的直流分析，確保我們 所預期的限流電路所限制的電流大小是正確的，圖 4.7 為固定輸入電壓-7V，對 電晶體 M_GaN閘極電壓做從電壓零到電壓-7 的直流分析，從模擬結果可得知在電 晶體 M3 以及電晶體 M_add皆關閉時，驗證確實可限制閘極漏電流 ig。

圖 4.7 限流電路直流分析：輸入電壓 In、電晶體 MGaN閘極電壓 Vgate、開關 M3(Vgs)、開關 Madd(Vgs)、閘極漏電流 ig

4.4 實際元件量測與電路實驗結果

本論文分別量測商品化元件 RF3934(圖 4.8(a))與交通大學大自行研發元件 X5A137146A0351-2(圖 4.8(b))，兩元件皆是以 GaN HEMT 為材質的功率電晶體，

本論文分別對其原始崩潰電壓與閘極限流後的崩潰電壓進行量測，量測崩潰電壓 的條件為：閘極輸入直流電壓-7V 確保電晶體關閉，汲極輸入直流電壓 0V~VBV(崩 潰電壓)，分別量測汲極、閘極、源極漏電流，如圖 4.9 所示。

圖 4.8(a) 商品化元件 RF3934 圖 4.8(b) 交通大學大自行研發元件

DC

DC

-7V

0V~V_BV

(breakdown voltage) Drain

Gate

Source +

-- +

-+

圖 4.9 崩潰電壓量測示意圖

以下是商品化元件 RF3934 在國研院奈米元件實驗室(NDL)量測結果，其中 的 4 條曲線分別為是沒限制任何閘極漏電流曲線、限制閘極漏電流 260uA、限制 閘極漏電流 280uA、限制閘極漏電流 300uA。結果如下：分別是 IG_VD 曲線(圖 4.10(a))、ID_VD 曲線(圖 4.10(b))、IS_VD 曲線(圖 4.10(c))。

圖 4.10(a) IG_VD 曲線圖：上到下依序是沒限制任何閘極漏電流曲線、限制閘極漏電流 260uA、

限制閘極漏電流 280uA、限制閘極漏電流 300uA

圖 4.10(b) ID_VD 曲線圖：上到下依序是沒限制任何閘極漏電流曲線、限制閘極漏電流 260uA、

限制閘極漏電流 280uA、限制閘極漏電流 300uA

圖 4.10(c) IS_VD 曲線圖：上到下依序是沒限制任何閘極漏電流曲線、限制閘極漏電流 260uA、

限制閘極漏電流 280uA、限制閘極漏電流 300uA

以下是交通大學大自行研發元件 X5A137146A0351-2 在國研院奈米元件實 驗室(NDL)量測結果，其中的 4 條曲線分別為是沒限制任何閘極漏電流曲線、限 制閘極漏電流 50uA、限制閘極漏電流 60uA、限制閘極漏電流 80uA。結果如下：

分別是 IG_VD 曲線(圖 4.11(a))、ID_VD 曲線(圖 4.11(b))、IS_VD 曲線(圖 4.11(c))。

圖 4.11(a) IG_VD 曲線圖：上到下依序是沒限制任何閘極漏電流曲線、限制閘極漏電流 50uA、

限制閘極漏電流 60uA、限制閘極漏電流 80uA

圖 4.11(b) ID_VD 曲線圖：上到下依序是沒限制任何閘極漏電流曲線、限制閘極漏電流 50uA、

限制閘極漏電流 60uA、限制閘極漏電流 80uA

圖 4.11(c) IS_VD 曲線圖：上到下依序是沒限制任何閘極漏電流曲線、限制閘極漏電流 50uA、

限制閘極漏電流 60uA、限制閘極漏電流 80uA

由實驗結果發現，在 RF3934 這顆電晶體上，原本崩潰電壓大約落在 380V 左右，加了限制閘極漏電流電路以後崩潰電壓大約增加了 5V~10V 左右，利用限 制 閘 極 漏 電 流 來 提 高 崩 潰 電 壓 的 效 果 有 限 ； 而 在 交 大 自 行 研 發 元 件 X5A137146A0351-2 上則看不出崩潰電壓增加的現象，我們發現利用本論文限流 電路架構限制閘極漏電流會導致電晶體閘極電壓上升，圖 4.12 為以商品化元件 RF3934 在汲極電壓 380V，閘極漏電流從 280uA 到 320uA 測量閘極電壓變化的 結果圖，圖中可發現我們所限制的漏電流越小，電晶體閘極的電壓會越高，而電 晶體閘極的電壓也會影響電晶體的崩潰電壓，圖 4.13 為不同閘極電壓下的 VD_ID 曲線示意圖，當閘極電壓上升會使得元件的崩潰電壓下降。

圖 4.12 閘極漏電流 IG 和閘極電壓 VG 的關係圖

圖 4.13 不同閘極電壓下的 ID_VD 曲線圖

第五章

結論與未來計畫

5.1 結論

本論文所提出之適用於 AlGaN/GaN HEMT 功率電晶體二驅動電路設計，主 要著重於上橋電路設計部份，在驅動一般加強型電晶體下，可以藉由本論文 3.3 節所設計的不使用高崩潰電壓元件之加強型上橋驅動電路，先使用二極體來限制 其中的電晶體的「汲極－源極」電壓差，再利用電容來承受高電壓差。此時其位 準轉換器就不必包含具高崩潰電壓的電晶體來承受大的電壓差 ；而在驅動 AlGaN/GaN HEMT 功率電晶體下，可以使用本論文 3.4 節所設計之空乏型上橋 驅動電路設計，雖然輸出電壓高電位下啟動電路仍需要高崩潰電壓的電晶體，但 已可讓電路正常運作，並改善效率。

3.4.3 節 Hspice 模擬以及 3.4.4 節實際做實驗中可驗證 AlGaN/GaN HEMT 閘 極驅動電路在輸出 24V，切換頻率 10K Hz 下運作正常。

在增加 AlGaN/GaN HEMT 崩潰電壓閘極驅動電路設計的部分，因傳統的提 高氮化鎵電晶體崩潰電壓的方式大多是透過製程設計、製程參數設計或是元件設 計來達成。這些作法可能面臨提高崩潰電壓與增加漏電流之間的取捨，且無法適 用於已製作完成的氮化鎵電晶體。本論文提出以電路設計方式來增加氮化鎵電晶 體的崩潰電壓，因此非常具有彈性，且可應用於已製作完成的氮化鎵電晶體，雖 然在 4.4 節顯示實際運用在 GaN 電晶體上增加崩潰電壓的幅度並不大，但在運 用上已是一項突破。

本論文同時提出兩種電路設計，並詳細說明此二驅動電路如何在不影響氮化 鎵電晶體正常開關的情形下，達成上述目的。

5.2 未來計畫

AlGaN/GaN HEMT 閘極驅動電路未來的工作上，除了將啟動電路也改為可 以不使用高崩潰電壓電晶體之電路外，也須提升電路操作頻率，並將此電路設計 成積體電路(ICs)，可使電路運作上減少許多不必要的寄生元件效應(寄生電容、

寄生電感、寄生電阻)增加運作效率，並讓以後在閘極驅動電路運用上更為方便。

增加 AlGaN/GaN HEMT 崩潰電壓閘極驅動電路設計未來的工作上，除了改 善限制電流後反而導致 AlGaN/GaN 電晶體閘極電壓上升的問題外，也需要改善 此驅動電路的操作頻率，使操作頻率能更一步的提高，凸顯 AlGaN/GaN 電晶體 的優勢。

參考文獻

[1] O.Ambacher et al., ”Two-dimension electron gases induced by spontaneous and piezoelectric polarization charges in N- and Ga-face AlGaN/GaN heterostructures,” Jorunal of Applied Physics, Vol 85, Num 6,(3222), 1999.

[2] B. J. Baliga, "Semiconductors for high-voltage, vertical channel FET's," J.Appl.

Phys., vol. 53, pp. 1759-64, 1982.

[3] Shenghou Liu, Jinyan Wang, Rumin Gong, Shuxun Lin, Zhihua Dong, Min Yu, C.

P. Wen,Chunhong Zeng, Yong Cai, Baoshun Zhang, Fujun Xu, Jincheng Zhang, and Bo Shen ”Enhanced Device Performance of AlGaN/GaN High Electron Mobility Transistorsvwith Thermal Oxidation Treatment” Japanese Journal of Applied Physics 50 (2011)

[4] Maojun Wang, Kevin J. Chen, “Off-State Breakdown Characterization in AlGaN/GaN HEMT Using Drain Injection Technique.” IEEE Transactions on Electron Devices - IEEE TRANS ELECTRON DEVICES , 2010.

[5] S.C. Tan and X.W. Sun., “Low power CMOS level shifters by bootstrapping technique.” ELECTRONICS LETTERS 1st August 2002 Vol. 38 No. 16.

[6] Woo, Y.-J., Cho, G.-H. Power-efficient gate control of synchronous boost converters with high output voltage. Electron. Lett., 2007, 43, (3), pp. 156-157.

[7] Yan-Ming Li, Chang-Bao Wen, Bing Yuan, Li-Min Wen, Qiang Ye, "A high speed and power-efficient level shifter for high voltage buck converter drivers", Solid-State and Integrated Circuit Technology (ICSICT), 2010 10th

[7] Yan-Ming Li, Chang-Bao Wen, Bing Yuan, Li-Min Wen, Qiang Ye, "A high speed and power-efficient level shifter for high voltage buck converter drivers", Solid-State and Integrated Circuit Technology (ICSICT), 2010 10th

在文檔中 適用AlGaN/GaN HEMT功率電晶體的兩種驅動電路設計 (頁 62-0)