本論文以製程廠 0.18-μm 1P6M CMOS 標準製程分別實現了 400 MHz 鎖相迴 路、K 頻帶電壓控制振盪器以及 X 頻帶頻率合成器三個時脈產生電路，並已完成 所有電路下線。
第三章實現了一個應用於 400 MHz 的鎖相迴路，其中壓控振盪器是採用差動 式的環型電路架構來降低雜訊的影響，並採用 Replica 偏壓電路來減少供應電源 的使用並降低外部電源雜訊的干擾，以產生穩定的偏壓輸出，減少操作頻率上的 偏差；除頻器則是採用 TSPC 架構之除頻電路，達到低功耗及小面積的需求。本 次鎖相迴路的鎖定頻率範圍為 224 ~ 448 MHz，相位雜訊在載波偏移 100 kHz 處 約為-98 dBc/Hz，在載波偏移 10 MHz 處約為-115 dBc/Hz。整體功率消耗約 2.62 mW。包含 pad 之晶片總面積大小為 0.55 × 0.6 mm2。
第四章實現了一個應用於 K 頻帶的電壓控制振盪器，採用 NMOS 交錯耦合 架構，並在共振腔內加入定電容以提高整體共振腔的品質因素，且為了降低輸出 負載效應，在主電路輸出端加入了共源極緩衝放大器，減少對共振頻率的影響，
同時也有助於和其他電路區塊進行晶片整合，另外，將緩衝器汲極端電阻改以電 感來替換，盡可能降低雜訊的干擾。在操作電壓為 0.8 V 下，調頻範圍約 23.51 ~ 23.78 GHz，KVCO約 257 MHz/V，相位雜訊在載波偏移 1 MHz 處約-106.45 dBc/Hz，
包含緩衝放大器之整體功率消耗約 11.74 mW，FoM 則約-185.1 dBc/Hz。在操作 電壓為 1 V 的情況下，相位雜訊在載波偏移 1 MHz 處可達到約-109.04 dBc/Hz，
FoM 約-185.79 dBc/Hz；而在操作電壓為 0.65 V 情形下，相位雜訊在載波偏移 1 MHz 處約-106.02 dBc/Hz，FoM 則可達到約-189.76 dBc/Hz。包含 pad 之晶片總面 積大小為 0.45 × 0.625 mm2。
第五章實現了一個應用於 X 頻帶的雙頻段頻率合成器，分別操作在 9.75 GHz 和 10.6 GHz，而為了達到頻段切換，在壓控振盪器的共振腔內加入了開關電路，
128
且在交錯耦合對的源極端串聯一組電感來增加輸出擺幅，以降低相位雜訊。多模 除頻器則是採用串接七級的 TSPC 除 2/3 雙模數除頻架構，以降低功率消耗和減 少面積佈局。本次頻率合成器在低頻段時的鎖定頻率範圍為 9.75 ~ 10.23 GHz，
高頻段則為 10.35 ~ 10.89 GHz。相位雜訊部分，輸出為 9.75 GHz 時，載波偏移在 100 kHz 處約-51.66 dBc/Hz，在 1 MHz 處約-72.69 dBc/Hz，在 10 MHz 處約-114.9 dBc/Hz。而輸出為 10.6 GHz 時，載波偏移在 100 kHz 處約-51.02 dBc/Hz，在 1 MHz 處約-67.91 dBc/Hz，在 10 MHz 處約-112.38 dBc/Hz。整體功率消耗在低頻段時約 33.88 mW，高頻段則約 36.68 mW。包含 pad 之晶片總面積大小為 0.88 × 0.81 mm2。
LC 壓控振盪器部分，本次採用了提升共振腔品質因素及變壓器結構兩種方式 來降低相位雜訊，而比較這兩種方法，可看出提升共振腔品質因素對於相位雜訊 有較佳的改善，因此未來設計時，若使用具有高損耗特性的製程結構，如矽基板 製程(CMOS、SiGe)，可優先考量此種方式來降低相位雜訊。
而充電泵部分，由於 400 MHz 鎖相迴路所採用的傳統汲極開關式架構有較嚴 重的電流不匹配情形，因此在 X 頻段頻率合成器改採全 NMOS 開關結構的充電 泵來進行改善。但由於充電及放電電流鏡部分分別使用 PMOS 及 NMOS 結構，
仍存在有靜態電流不匹配的狀況，由 5.2.2 節的模擬結果可知，充放電不匹配情 形並沒有得到太大的改善。圖 5-52 為另一改良式 NMOS 開關充電泵的電路架構 [28]，其充放電電流鏡均採用疊接式組態來提高輸出阻抗，由∆I=∆V/R可知，較 高的輸出阻抗對於迴路鎖定時的淨電流輸出有較大的抑制能力，所以可改善壓控 振盪器的輸出抖動情形，進而降低相位雜訊。圖 5-53 為改良式 NMOS 開關充電 泵的充放電電流模擬，比起本次採用的傳統汲極開關式和全 NMOS 開關式架構 均有較高的匹配度，因此建議未來設計時可採用此一改良式充電泵來改善相位雜 訊及輸入參考突波的影響。
129
R
UP UP DN DN
VDD
VDD VDD
VDD VDD
VDD VDD
OUT
圖 5-52 改良式 NMOS 開關充電泵架構
0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 0.00
0.02 0.04 0.06 0.08 0.10 0.12
Cur re n t (mA)
V
CTRL(V)
I
DNI
UP圖 5-53 改良式 NMOS 開關充電泵之充放電電流模擬
130
131
參 考 文 獻
[1] W. Khalil, S. Shashidharan, T. Copani, S. Chakraborty, S. Kiaei, and B. Bakkaloglu, “A 700-uA 405-MHz All-Digital Fractional-N Frequency-Locked Loop for ISM Band Applications,” IEEE Transactions on Microwave Theory and Techniques, vol. 59, no. 5, pp. 1319 - 1326, March 2011.
[2] D. L. Yan,
Z. Bin., A. Tamura, and M. K. Raja,
“A 400MHz low power fractional-N synthesizer with GFSK GMSK modulation in 0.13μm CMOS,” 14th InternationalSymposium on Integrated Circuits (ISIC), Dec. 2014, pp. 556 - 559.
[3] W.-H. Chen, W.-F. Loke, and B. Jung “A 0.5-V, 440-μW Frequency Synthesizer for Implantable Medical Devices,” IEEE Journal of Solid-State Circuits, vol. 47, no. 8, pp.
1896 - 1907, July 2012.
[4] A. Italia and G. Palmisano, “A 1.2-mW CMOS Frequency Synthesizer with Fully-Integrated LC VCO for 400-MHz Medical Implantable Transceivers,” IEEE Radio
Frequency Integrated Circuits Symposium, June 2009, pp. 333 - 336.
[5] J. Yang and E. Skafidas, “A Low Power MICS Band Phase-Locked Loop for High Resolution Retinal Prosthesis,” IEEE Transactions on Biomedical Circuits and Systems, vol. 7, no. 4, pp. 513-525, July 2013.
[6] T.-Y Lian, K.-H Chien, and H.-K Chiou, “An Improved Gm-boosted Technique for a K-band Cascode Colpitts CMOS VCO,” IEEE Asia-Pacific Microwave Conference
Proceedings (APMC), Nov. 2013, pp. 685-687.
[7] C.-C Li, T.-P Wang, C.-C Kuo, M.-C Chuang and H.-Wang, “A 21 GHz Complementary Transformer Coupled CMOS VCO,” IEEE Microwave and Wireless Components Letters, vol.18, issue: 4, pp. 278-280, Apr. 2008.
[8] C.-M Yang, H.-L Kao, Y.-C Chang, M.-C Chen, H.-M Chang, and C.-H Wu, “A Low
132
Phase Noise 20 GHz Voltage Control Oscillator using 0.18-um CMOS Technology,”
IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS), Apr. 2010, pp. 185-188.
[9] C.-K Hsieh, K.-Y Kao, J.-R Cheng, and K.-Y Lin, “A K-Band CMOS Low Power Modified Colpitts VCO Using Transformer Feedback,” IEEE MTT-S International
Microwave Symposium Digest, June 2009, pp. 1293-1296.
[10] C.-A. Lin, J.-L. Kuo, K.-Y. Lin, and H. Wang, “A 24 GHz Low Power VCO With Transformer Feedback,” IEEE Radio Frequency Integrated Circuits Symposium, June 2009, pp. 75-78.
[11] Lin T H, Lai Y J. “An agile VCO frequency calibration technique for a 10-GHz CMOS PLL,” IEEE J. Solid-State Circuits, vol.42, no.2, pp. 340-349, Feb. 2007.
[12] J.-F. Huang, C.-C. Mao, and R.-Y. Liu, “The 10 GHz Wide Tuning and Low Phase-Noise PLL Chip Design,” IEEE International Conference on Anti-Counterfeiting,
Security and Identification (ASID), June 2011, pp. 157 - 160.
[13] S.-J. Li, H.-H. Hsieh, and L.-H. Lu, “A 10 GHz Phase-Locked Loop With a Compact low Pass Filter in 0.18-μm CMOS,” IEEE Microwave and Wireless Components Letters,
Amsterdam, vol. 19, no. 10, pp. 1531-1309, Sept. 2009.
[14] J.-Y. Lee, J.K. Kwon, “A 9.1-to-11.5-GHz Four-Band PLL for X-Band Satellite &
Optical Communication Applications,” IEEE Radio Frequency Integrated Circuits
(RFIC) Symposium, Honolulu, June 2007, pp. 233-236.
[15] W. Bae, D.-K. Jeong, and B.-J. Yoo, “A Design of an Area Efficient 10 GHz Phase locked loop for Source-Synchronous, Multi-Channel Links in 90-nm CMOS Technology,” 17th International Symposium on Design and Diagnostics of Electronic
Circuits & Systems, April. 2014, pp. 55 – 58.
[16] 趙家祥, “X 頻帶 9.75/10.6 GHz 頻率合成器的設計與實現,” 國立台灣師範大學應用 電子科技學系研究所碩士論文, 民國一百零三年
133
[17] 劉深淵, 鎖相迴路, 滄海書局, 2006[18] K. H. Chen, H. S. Liao, and L. J. Tzou, "A Low-Jitter and Low Power Phase-Locked Loop Design," The IEEE International Symposium on Geneva, pp. 257 - 260, May 2000.
[19] C.-Y. Huang, I-J. Chao, and H.-Y. Wang, "A Phase-Locked Loop for Receivers of UHF Wireless Microphone," IEEE 6th International Conference On ASIC, May 2000, pp. 423 - 426.
[20] Y. Yan, T. Yan, T. Mo, and D. Chen, “A 62MHz~316MHz Phase-Locked Loop Based on Ring Oscillator for ADC Clock Generator in 0.18m CMOS,” IEEE
Third International Conference Measuring Technology and Mechatronics Automation (ICMTMA), Jan. 2011, pp.
6 – 8.
[21] P. Zhu, P. Gui, W. Chen, A. C. Xiang, D. Gong, T. Liu,Y. Fan, H. Huang, and M.
Morgan, “A 400MHz-2.4GHz Radiation-Tolerant Self-Biased Phase-Locked Loop,” 6th
IEEE Dallas Circuits and Systems Workshop on System-on-Chip, Nov. 2007, pp. 1 – 4.
[22] J.-H. Tsai, S.-W. Huang, and J.-P. Chou, “A 5.5 GHz Low-Power PLL using 0.18-μm CMOS technology”, IEEE Radio and Wireless (RWS) Symposium, Jan. 2014, pp.
205-207.
[23] Behzad Razavi, 類比積體電路設計, 李泰成, 滄海書局, 2010
[24] D. B. Leeson, “A Simple Model of Feedback Oscillator Noise Spectrum,” Proceedings
of the IEEE RFIC Virtual Journal, vol. 54, no. 2, pp. 329 – 330, Feb. 1966.
[25] A. Hajimiri and T. H. Lee, “A General Theory of Phase Noise in Electrical Oscillators,”
IEEE J. of solid-state circuits, vol. 33, no. 2, pp. 189 – 204, Feb. 1998.
[26] 黃紹緯, “使用 0.18-μm 互補式金氧半製程之鎖相迴路與頻率合成器之設計與實現,”
國立台灣師範大學應用電子科技學系研究所碩士論文, 民國一百零三年
[27] J.G Maneatis, “Low-jitter process-independent DLL and PLL based on self-biased techniques,” IEEE Journal of Solid-State Circuits, vol. 31, pp.1723-1732, Nov. 1996.
[28] C. Zhang, M. Syrzycki, “A high performance NMOS-switch high swing cascode charge
134
pump for phase-locked loops,“ IEEE 55th International Midwest Symposium on Circuits
and Systems, Aug. 2012, pp. 554-557.
[29] K. Kwok, and H. C. Luong, “Ultra-low-voltage high-performance CMOS VCOs using transformer feedBack,” IEEE J. of Solid-State Circuits, vol. 40, no. 3, pp. 652-660, Mar 2005.
[30] P. Payandehnia., H. Maghami, “High speed CML latch using active inductor in 0.18μm CMOS technology,” Iranian Conference on Electrical Engineering (ICEE), May 2011, pp. 1-4.
[31] T. Mohsen, “Design of a PLL based frequency synthesizer for WiMAX applications,”
18th Iranian Conference on Electrical Engineering (ICEE), May 2010, pp. 377–381.
[32] 施宏達, “應用於 X 頻段之鎖相迴路與頻率合成器之實現與設計,” 國立台灣師範大 學應用電子科技學系研究所碩士論文, 民國一百零一年
[33] 周建平, “低功率鎖相迴路與電壓控制振盪器之設計與實現,” 國立台灣師範大學應 用電子科技學系研究所碩士論文, 民國一百零二年
135
自 傳
學生郭胤廷，生於臺北縣蘆洲鄉，於民國九十八年進入國立臺灣師範大學應 用電子科技學系就讀。在大三時期，請本系 蔡政翰教授擔任專題指導老師，開 始投入射頻積體電路的研究，在老師及碩班學長的引導下，逐步開拓了自己的視 野，並體認到理論知識與實際經驗的重要性。民國一○二年大學畢業後，選擇繼 續就讀研究所，持續對相關領域進行更深入的研究。在碩士班的這段期間，除了 對電路設計有了更進一步的認知，體會到邏輯思考的重要性以外，也了解到不少 做人處事應有的態度，無論是面對學術研究或是實務生活，都能以謙虛和積極的 心態來學習並充實自我。
學 術 成 就
Jeng-Han Tsai, Yin-Ting Kuo, and Hao-Chun Yu, “A Ku-BAND 3-BIT PHASE SHIFTER MMIC USING GaAs PHEMT TECHNOLOGY FOR PHASED ARRAY SYSTEM,”