本文針對覆晶構裝之可靠度實驗中的熱循環過程以及運作後所 產生的應變破壞做探討，並針對不同的設計參數來找出最佳的設計，
詳細的研究結果在前章已有討論與敘述，在此總結歸納以下結論：
1. 在構裝體中，如果加以填膠，其不僅溫度會下降，在應變方面 通常也會比未填膠來的好。
2. 以未填膠模型而言，以越高的凸塊高度，較小的凸塊半徑，較 厚的線路、基板和晶片厚度會有比較小的應變。
3. 以填膠模型而言，以較矮的凸塊高度，較大的凸塊半徑，較薄 的線路厚度，以及較厚的基板和線路厚度會有較小的應變。
4. 為了找尋出最佳的設計參數，以往會以熱循環試驗的結果來當 作設計構裝體尺寸的依據，但本文卻發現在改變基板和晶片厚 度時，熱循環試驗與構裝體運作後所產生的破壞行為，有著不 一致的結果，因此為了更精準的預測構裝體之破壞行為，應該 以構裝體運作後的應變分析做為其設計的參考標準。
5-2 未來展望
在本文中，主要針對構裝體的不同幾何形狀來做探討，但構裝體
必須朝向輕薄短小邁進，所以在尺寸不可能無限制的放大之下，因此 必須同時朝向改變填膠材料這個方向，而從文獻中可得到不同的填膠 材料對構裝體的應力應變有著不同的影響，所以找出最適合的填膠材 料是一個關鍵；另外文中的可靠度壽命要計算出來的話，必須對凸塊 及線路的材料做疲勞實驗，以繪出 S-N 曲線圖，並可計算出凸塊達斷 裂所需循環數，並藉由此圖才可以比較不同材料間的優劣。
參考文獻
[1] J. H. Lau, Ball Grid Array Technology, McGraw-Hill, New York, 1995.
[2] 鍾文仁, IC封裝製程與CAE應用, 全華出版社, 台北, 2003.
[3] R. Tummala, Fundamentals of Microsystems Packaging, McGraw- Hill, New York, 2002.
[4] J. H. Lau, and Y. H. Pao, Solder Joint Reliability of BGA, CSP, Flip Chip, and Fine Pitch SMT Assemblies, McGraw-Hill, New York, 1997.
[5] 劉業繡、林光隆, 焊錫可靠度分析, 電子月刊, 第五卷第十一期.
[6] D. S. Steinberg, Cooling Techniques for Electronic Equipment, A Wiley-Interscience, New York, 1991.
[7] S. Y. Teng, and T. T. Lee, “Thermal Evaluation of a Flip Chip RF-PA for Simulation-Driven Short-Cycle Re-Design,” IEEE-Electronic Components and Technology Conference, pp. 289-295, Motorola, Inc.
1997.
[8] D. R. Edwards, M. Hwang, and B. Stearns, “Thermal Enhancement of Plastic IC Packages,” Packaging and Manufacturing Technology Part A, vol. 18, No. 1, pp. 57-67, 1995.
[9] W. S. Lee, I. Y. Han, J. Yu, S. J. Kim, and K. Y. Byun, “Thermal Characterization of Thermally Conductive Underfill for a Flip-Chip Package Using Novel Temperature Sensing Technique,”
Thermochimica Acta, Vol. 455, pp. 148-155, 2006.
[10] E. Madenci, S. Shkarayev, and R. Mahajan, “Potential Failure Sites
of the ASME, Journal of Electronic Packaging, Vol.120, pp.
336-341, 1998.
[11] M. Amagai, “Chip Scale Package (CSP) Solder Joint Reliability and Modeling,” Microelectronics and Reliability, Vol. 39, pp. 463-477, 1999.
[12] S. Stoyanov, R. Kay, C. Bailey, and M. Desmulliez, “Computational Modelling for Reliable Flip-Chip Packaging at sub-100 μm Pitch Using Isotropic Conductive Adhesives,” Microelectronics Reliability, Vol. 47, pp.132-141, 2007.
[13] C. C. Chiu, C. J. Wu, C. T. Peng, and K. N. Chiang, “Failure Life Prediction and Factorial Design of Lead-Free Flip Chip Package,”
Journal of the Chinese Institute of Engineers, Vol. 30, pp.481-490, 2007.
[14] Y. He, “Thermal Characterization of Overmolded Underfill Materials for Stacked Chip Scale Packages,” Thermochimica Acta, Vol. 433, pp.98-104, 2005.
[15] M. Bougataya, A. Lakhsasi, Y. Savaria and D. Massicotte, “Stress and Distortion Behavior for VLSI Steady State Thermal Analysis,”
Electrical and Computer Engineering-IEEE CCECE 2003, Vol. 1, pp.
111-116, 2003.
[16] 許豐庭, 高頻覆晶構裝之熱應力分析, 國立交通大學機械工程研 究所碩士論文, 新竹, 2006.
[17] 劉光倫, 微波高功率覆晶構裝之熱模擬分析, 國立交通大學機械 工程研究所碩士論文, 新竹, 2007.
[18] F. M. White, Viscous Fluid Flow, McGraw-Hill, New York, 1991.
[19] I. H. Shames, and F. A. Cozzarelli, Elastic and Inelastic Stress Analysis, Prentice-Hall International, New York, 1992.
[20] ANSYS Analysis System User Guide Documentation, Version 8.0, 2003.
[21] F. Yoshida, 彈塑性力學基礎, 劉松柏譯, 五南圖書出版公司, 台 北, 2008.
[22] W.W. Lee, L.T. Nguyen, and G.S. Selvaduray, “Solder Joint Fatigue Models: Review and Applicability to Chip Scale Packages,”
Microelectronics Reliability, Vol. 40, pp. 231-244, 2000.
[23] J. A. Collins, Failure of Materials in Mechanical Design, A Wiley-Interscience, New York, 1993.
[24] J. H. Lau, Low Cost Flip Chip Technologies, McGraw-Hill, New York, 1996.
表附錄
表 2-1 模形幾何尺寸表
範圍 備註
Cabinet（μm） 10000x10000x10000 Dry Air
晶片體積（μm） 600x500x100 GaAs
基板體積（μm） 1600x2200x250 AIN
線路厚度（μm） 2 Au
凸塊高度 （μm） 50 Au
凸塊半徑（μm） 25 Au
熱源（μm） 222x43 Total 0.04W
流體型態（μm） 自然對流
表 2-2 材料性質表 材料名稱
材料性質
GaAs Au AIN Epoxy PbSn
k
(
Wm−°K)
54 313 170 1.6 45⎟⎠
⎜ ⎞
⎝⎛ m3
ρ kg 5230 19281 3260 6080 8890
⎟⎠
⎜ ⎞
⎝⎛
°
− K Jkg
Cp 910 97 910 674 213
CTE 6 16.7 4.6 20
ν 0.31 0.42 0.26 0.28
E(Gpa) 85.9 77.2 275 14.47
Y (MPa) s 215
Tangent Moduls(MPa)
300
表 4-1 真實溫度場與均勻溫度場的應變值
彈性應變 塑性應變
Real T 0.004565 0.00073 Max T 0.004788 0.000884 Mid T 0.004632 0.000781 Min T 0.004487 0.00068
表 4-2 未填膠之模擬結果表 TCT 之塑
性應變振 幅(×10−4)
最高溫度 (℃)
彈性應變 塑性應變
(×10−3) 50_25_2_250_100 5.06609 123.663 0.004565 0.73
75_25_2_250_100 2.94947 123.651 0.004352 0.54
100_25_2_250_100 2.39333 123.971 0.004112 0.426
50_15_2_250_100 0.28067 125.082 0.003146 0.0208
50_35_2_250_100 9.95899 123.128 0.005052 1.083
50_25_4_250_100 2.57636 123.103 0.003788 0.303
50_25_8_250_100 1.17205 122.315 0.003712 0.102
50_25_2_225_100 4.95157 125.815 0.0047 0.823
50_25_2_275_100 5.09546 122.623 0.004499 0.688
50_25_2_250_90 5.12899 124.479 0.004627 0.775
50_25_2_250_110 5.0273 123.57 0.004558 0.726
表 4-3 填膠之模擬結果表 TCT 之塑性
應變振幅 (×10−4)
最高溫度 (℃)
彈性應變 塑性應變
(×10−3) 50_25_2_250_100 0.85915 123.26 0.003282 0.0154
75_25_2_250_100 1.19905 123.121 0.003264 0.0497
100_25_2_250_10 0
1.26193 123.489 0.003268 0.0587
50_15_2_250_100 0.95367 123.866 0.003282 0.0231
50_35_2_250_100 0.7875 122.98 0.003283 0.0106
50_25_4_250_100 3.00993 122.947 0.003548 0.184
50_25_8_250_100 3.45567 122.026 0.003762 0.19
50_25_2_225_100 0.9518 125.093 0.003299 0.0655
50_25_2_275_100 0.74985 122.096 0.0032 0
50_25_2_250_90 0.8602 123.615 0.003291 0.0193
50_25_2_250_110 0.85856 123.04 0.003271 0.0106
圖附錄
圖 1-1 電子構裝層級[1]
圖 1-2 IC 元件在封裝型態上的發展與演進[2]
圖 1-3 引起電子元件損壞的主要因素[3]
圖 1-4 三種常見的聯線技術[1]
圖 1-5 覆晶示意圖[2]
圖 1-6 時間對失效率(浴缸曲線)[4]
圖 1-7 電子構裝的溫度和 Power 循環[6]
圖 1-8 構裝體在熱循環後的斷裂情形[4]
圖 2-1 構裝體模型圖
圖 2-2 溫度循環圖
圖 2-3 交錯式網格
圖 2-4 節點與節點位移
圖 2-5 材料之應力應變曲線
圖 2-6 材料之降伏準則[19]
圖 2-7 降伏曲面與後續降伏曲面[23]
圖 2-9 力與位移線性與非線性關係圖
圖 2-10 牛頓瑞佛森法第 i 次疊代過程圖
圖 2-11 牛頓瑞佛森法第 i+1 次疊代過程圖
圖 2-13 塑性應變振幅之示意圖
圖 2-14 疲勞壽命與彈塑性應變之關係圖[23]
圖 3-1 模擬分析流程圖
圖 3-2 ANSYS 四面體元素[20]
圖 3-3 邊界條件設置圖
圖 3-4 ANSYS 後處理之累積塑性應變圖
圖 3-5 ANSYS 後處理之時間對塑性應變圖
25 45 65 85 105 125
1 5 10 15 20 25 30 35 40 45 50 55 60
時間 (s)
溫度 (℃) Max T
Mid T Min T
圖 4-1 構裝體運作後的升溫曲線
圖 4-2 構裝體運作後所產生的彈性應變圖
圖 4-3 構裝體運作後所產生的塑性應變圖
圖 4-4 構裝體不考慮內部溫度梯度所產生的彈性應變圖(圖 4-1 的 Mid T 曲線)
圖 4-5 構裝體不考慮內部溫度梯度所產生的塑性應變圖(圖 4-1 的 Mid T 曲線)
0 0.001 0.002 0.003 0.004 0.005 0.006
Max T Mid T Min T
應變值
彈性應變 塑性應變
圖 4-6 不同升溫曲線對應變值之影響
(a)未填膠
(b)填膠 K=1.6W/m℃
(c)填膠 K=3.2W/m℃
(d)填膠 K=4.8W/m℃
圖 4-7 構裝體運作後之溫度圖
(a)未填膠
(b)填膠 K=1.6W/m℃
圖 4-8 錫鉛凸塊構裝體運作後的溫度場
(a)彈性應變 (b)塑性應變 圖 4-9 未填膠構裝體在運作後之應變圖
(a)彈性應變 (b)塑性應變 圖 4-10 填膠填膠構裝體在運作後之應變圖
(a)未填膠 (b)填膠 圖 4-11 熱循環過程的塑性應變圖
(a)未填膠 (b)填膠 圖 4-12 熱循環過程的下金線塑性應變圖(下視圖)
122.6
Max Temperature (℃)
without underfill underfill
Plastic Strain Amplitude
without underfill underfill
Plastic Strain
without underfill underfill
圖 4-15 構裝體運作後不同凸塊高度之塑性應變值
121.5
Max Temperature (℃)
without underfill underfill
Plastic Strain Amplitude
without underfill underfill
Plastic Strain
without underfill underfill
圖 4-18 構裝體運作後不同凸塊半徑之塑性應變值
121
Max Temperature (℃)
without underfill underfill
Plastic Strain Amplitude
without underfill underfill
Plastic Strain
without underfill underfill
圖 4-21 構裝體運作後不同線路厚度之塑性應變值
120
225 250 275
基板厚度 (μm)
Max Temperature (℃)
without underfill underfill
225 250 275
基板厚度 (μm)
Plastic Strain Amplitude
without underfill underfill
225 250 275
基板厚度 (μm)
Plastic Strain
without underfill underfill
圖 4-24 構裝體運作後不同基板厚度之塑性應變值
122
Max Temperature (℃)
without underfill underfill
Plastic Strain Amplitude
without underfill underfill
Plastic Strain
without underfill underfill
圖 4-27 構裝體運作後不同晶片厚度之塑性應變值