1.1 研究動機
近來功率半導體元件被廣泛的應用於工業、通訊、交通與電力電子等 領域。從 60 年代的 SCR，到目前的 LDMOS 和 IGBT，每一個世代的功率 半導體元件在電力電子產品上都扮演著舉足輕重的角色。由於電力電子技 術的急速進步，電力電子與微電子技術的結合更造成許多相關產業的躍 進，如電動汽機車、變頻器、伺服驅動器、小型智慧能源處理系統、電池 儲能系統等等，這些產品已與我們日常生活息息相關，因此先進國家如美 日等國均視其為科技競爭的主要發展目標之一。
將不同電性與製造技合至一積體電路中，一直是電子電機領域努力的 目標。過去由於製造技術的缺乏，在電力電子元件一直較少有人涉及這方 面的研究與設計，近幾年來由於元件製程上的突破，此領域已經成為廣泛 討論的課題[1]。
自從第一個功率元件在 1960 年代被製造出來後，由於功率元件的耐高 壓、高電流特性，且具有高功率處理能力的產品不斷的在改進中，在電路 應用上也逐漸受到重視。藉由這種高功率的特性，再結合類比或數位電路 而成為功率積體電路（Power Integrated Circuit，PIC）。提供更完整的功能 且成本更加低廉，取代傳統上笨重且昂貴的離散電路。由於製程的突破及 電路設計的進步，功率積體電路在效率上、功能上更趨於完整，可以預見 將來的應用範圍更加廣泛。
在考慮價位較合經濟效益的前題下，本論文將探討利用接面隔離 (Junction Isolation，JI)整合高低壓元件及高壓元件，研究如何透過佈局參
數及偏壓減少基板漏電流對鄰近電路及元件的影響，並找出設計準則。
1.2 文獻回顧
近年來，在探討高低壓元件整合的功率積體電路文獻漸增[2][3]，但對 於利用接面隔離技術的探討甚少，多採用價位較高的介電隔離技術
(Dielectric Isolation, DI)[4][5]。
在文獻中指出若高壓元件在導通時，會產生基板漏電流流向鄰近元 件。當元件關閉後，需等待基板中的載子完全移除，才可再做切換動作，
否則會產生相互耦合的現象(cross-coupling) [6]。在接面隔離技術上，由於 採用多磊晶層(multi- epitaxial layers)的隔離方法在製程上較為複雜[7]，如 圖 1.1 所示，因此主要仍是採用保護環(guard ring)的方法[8]-[11]，來隔離 高低壓元件，如圖 1.2 所示。除了一般的保護環設計外，可利用 N+埋藏層 (N+ buried layer)與保護環部份重疊來增加隔離效果[12]，如圖 1.3 所示。除 了利用保護環被動地隔離漏電流，外加電路設計可以主動地防止漏電流的 產生[13][14]，如圖 1.4 所示。
由於高壓元件在操作時，溫度隨著操作電流增加而增加。因為在高溫 下，N 阱及 P 阱的電阻均會上升，寄生電晶體的電流增益增加且 PN 接面 的導通壓降降低，更容易發生閂鎖現象[15]。因此在佈局規畫上，需盡量 使電流均勻分布，避免電流集中[16]。
圖 1.1 多磊晶層結構圖
LDMOS C ollector
Isolator
N -buffer N+
Drain Ring1 Ring2
Gnd 5V 5V
N -epi N -epi N -epi
BL HV BL Protection BL LV
P-sub PISO/BL A lignment
圖 1.3 將埋藏層與保護環部份重疊示意圖
(a) 利用 BJT 防制漏電流
Ve<0
V<0
+10V Control circuit
Active pulldown MOS protection
Power
NLDMOS Piso ring
Power NLDMOS
N+ N+ N+
N+ N+ N+
Riso Rsub
Par asitic NPN P sub str ate Body Diode
V>0
(b) 利用控制電路及 MOS 防制漏電流 圖 1.4 示意圖
1.3 論文架構
本論文架構概述如下：第一章說明論文的研究動機及相關文獻的探 討。第二章介紹元件操作原理及接面隔離產生寄生現象的相關理論。第三 章為研究方法的規劃。第四章為利用軟體模擬隔離設計並比較及討論其結 果。第五章介紹製程流程及光罩規劃等。最後第六章為結論與未來展望。