總結

由於各高壓元件的操作原理及結構並不相同，因此將各高壓元件分別討 論：

1. LDMOS：漏電流發生在高壓元件反向偏壓，本體二極體導通時，漏電 流以電子為主。從表 4.6 中可以看出，N 型保護環偏壓在 5V 時可大幅減少 漏電流，而 P 型保護環的偏壓則因高低壓整合及高壓整合而所有不同。從 表 4.6 比較可知，高低壓整合中 P 型保護環浮接或接地對漏電流減少的變 化較大，而高壓整合中 P 型保護環浮接或接地對漏電流影響較小，因此在 偏壓上，選擇 N 型保護環偏壓 5V，P 型保護環浮接。在相同面積的佈局 參數考量下，由表 4.7 可知，增加 N 型保護環寬度可以達到較佳的隔離效 果，在表 4.7 的面積下，選擇 NL=15 µ

m

的佈局隔離效果最佳。

2. LIGBT：漏電流主要發生在元件操作在順向偏壓及高壓整合的情況下，

漏電流以電洞為主。因此由 4.1.1 節可知在相同面積下，增加 P 型保護環 寬度，且 N 型保護環浮接，P 型保護環偏壓接地隔離效果較佳。

3. SA-LIGBT：元件操作在順向偏壓及反向偏壓均會產生漏電流，依表 4.8 先比較偏壓的影響。在順向偏壓時，隔離結構防制漏電流以 P 型保護環偏 壓為主；反向偏壓時，隔離結構防制漏電流以 N 型保護環偏壓為主。因此 隔離結構的偏壓選擇 N 型保護環偏壓 5V，P 型保護環偏壓接地。這樣偏 壓選擇在高壓整合可以得到較佳的隔離，但高低壓整合上隔離效果較差，

因此佈局設計上再加一組隔離結構，其 N 型保護環偏壓 5V，P 型保護環 浮接，從表 4.9 可知，如此佈局的偏壓設計雖然不是最好的，但亦可大幅 減少漏電流。由之前的模擬可知，在順向偏壓時，增加 P 型保護環寬度較 佳；反向偏壓時，增加 N 型保護環寬度較好。因此在第一組隔離結構的佈 局設計上需同時考量 P 型及 N 型保護環寬度，從圖 4.15(b)及表 4.10，P 型

保護環的轉折點約 30 µ

m

；從圖 4.40(b)及表 4.10 可求得，N 型保護環的轉 折點約 20 µ

m

。

表 4.6 反向偏壓，LDMOS 隔離結構不同偏壓，漏電流比

高低壓整合 高壓整合

N 型保護環 P 型保護環

I(VDD)/I(Anode) I(Anode1)/I(Anode) 浮接 浮接 7.2753E-02 6.0754E-02 浮接 接地 1.0386E-01 6.4704E-02

5V 浮接 * 1.5238E-02 * 8.9843E-03 5V 接地 3.1125E-02 7.9750E-03 註：*為所選擇偏壓的漏電流比(以下均是)

表 4.7 反向偏壓，LDMOS 在相同面積下，漏電流比 (a)高低壓整合

I(VDD)/I(Anode) PSL 35 µ

m

, D 10 µ

m

1.0077E-01

PSL 10 µ

m

, D 35 µ

m

2.8296E-01 PSL 15 µ

m

, NL 10 µ

m

, PL 10 µ

m

1.4019E-02 PSL 10 µ

m

, NL 15 µ

m

, PL 10 µ

m

* 8.6556E-03 PSL 10 µ

m

, NL 10 µ

m

, PL 15 µ

m

1.1947E-02

(b)高壓整合

I(Anode1)/I(Anode) PSL 25 µ

m

, D 10 µ

m

1.8814E-02

PSL 10 µ

m

, D 40 µ

m

4.5634E-03 PSL 15 µ

m

, NL 10 µ

m

, PL 10 µ

m

6.2572E-03 PSL 10 µ

m

, NL 15 µ

m

, PL 10 µ

m

* 3.8565E-03 PSL 10 µ

m

, NL 10 µ

m

, PL 20 µ

m

5.1413E-03 註：高低壓整合中，N 型保護環偏壓 5V，P 型保護環浮接

表 4.8 SA-LIGBT 隔離結構不同偏壓，漏電流比

順偏，高壓整合 反偏，高低壓整合 反偏，高壓整合 N 型保護環 P 型保護環

I(Cathode1)/I(Anode) I(VDD)/I(Anode) I(Anode1)/I(Anode) 浮接 浮接 2.4852E-02 7.3978E-02 6.1816E-02 浮接 接地 1.0805E-02 1.0844E-01 6.5814E-02 5V 浮接 2.5626E-02 1.2569E-02 8.7112E-03 5V 接地 * 1.1740E-02 * 3.0832E-02 * 7.5575E-03

表 4.9 高低壓整合，SA-LIGBT 雙層隔離結構不同偏壓，漏電流比

I(Cathode1)/I(Anode) 第一種偏壓(F_5_F_5) 1.8200E-03

第二種偏壓(F_5_G_5) * 2.4691E-03 第三種偏壓(G_5_F_5) 7.6177E-03 第四種偏壓(G_5_G_5) 6.2836E-03

註：如表 4.4 由低壓至高壓保護環偏壓，F 表浮接，5 表 5V，G 表接地，

其中 N 型及 P 型保護環均為 10 µ

m

表 4.10 SA-LIGBT 高壓整合，改變隔離結構，漏電流比

順向偏壓 I(Cathode1)/I(Anode) 反向偏壓 I(Anode1)/I(Anode) ( µ

m

) P 型保護環寬度 N 型保護環寬度 P 型保護環寬度 N 型保護環寬度

10 1.0805E-02 1.0805E-02 7.5597E-03 7.5597E-03 15 8.0545E-03 8.2230E-03 6.0027E-03 3.6984E-03 20 6.0312E-03 6.4571E-03 4.9569E-03 1.8764E-03 25 4.5271E-03 5.2073E-03 4.1809E-03 9.6019E-04 30 3.4026E-03 4.2949E-03 3.5619E-03 4.8936E-04 35 2.5594E-03 3.6093E-03 3.0449E-03 2.4699E-04 40 1.9259E-03 3.0806E-03 2.6025E-03 1.2325E-04 45 1.4496E-03 2.6636E-03 2.2198E-03 6.0843E-05 50 1.0913E-03 2.3281E-03 1.8876E-03 2.9768E-05

在文檔中 功率積體電路之接面隔離研究 (頁 102-105)