高低壓整合

第四章模擬結果與討論

4.2.1 高低壓整合

在 LDMOS，SA-LIGBT 的結構中由於陽極與 N+相接，如圖 4.19 所示，

因此當陽極電壓低於陰極電壓時，會造成本體二極體導通，並與低壓電路的高電位端形成寄生的 NPN 電晶體，使電子載子經由基板流至低壓電路高電位端，如圖 4.20 所示。漏電流成份以電子為主。以下為各種隔離方法的分析與討論：

C a th o d e

An o d e

Ga te

N M OS

C a th o d e

An o d e

Ga te

PN P

N M OS R_{N - buffer}

(a) LDMOS (b) SA-LIGBT 圖 4.19 等效電路圖

C MOS Structure LDMOS VDD

GND Cathode

(a) LDMOS

CMOS Structure SA-LIGBT VDD

GND Cathode Anode

(b) SA-LIGBT

圖 4.20 高低壓整合，高壓元件反向偏壓下電流流密圖

1. 調變 P-sink 寬度及高低壓元件間距離：由圖 4.21 中可發現當 P-sink 寬 度越長，漏電流越小。P-sink 寬度可視為寄生電晶體基極的寬度，當基極寬度越寬，越多流經基板的電子復合，這兩項將造成圖 4.20 的寄生電晶體的

α

值下降，因而漏電流減小。由圖 4.22 中可發現改變高低壓元件間距離對於漏電流的影響並不大。圖中 leakage_300 及 leakage_400 分別表示溫度在 300K 及 400K 的 I(VDD)/I(Anode)。溫度上升使載子遷移率下降，使漏電流減少。

0.0000E+00 5.0000E-02 1.0000E-01 1.5000E-01 2.0000E-01 2.5000E-01

0 5 10 15 20 25 30 35 40 45 50 55

P-sink(um)

I( VDD) /I (a no de

leakage_300 leakage_400

(a) LDMOS

0.0000E+00 5.0000E-02 1.0000E-01 1.5000E-01 2.0000E-01 2.5000E-01

0 5 10 15 20 25 30 35 40 45 50 55

P-sink(um)

I(V D D )/ I(a no de

leakage_300 leakage_400

(b) SA-LIGBT

圖 4.21 高低壓整合，P-sink 寬度與漏電流關係圖

0.0000E+00 5.0000E-02 1.0000E-01 1.5000E-01 2.0000E-01 2.5000E-01

0 5 10 15 20 25 30 35 40 45 50 55

Distance(um)

I(V D D )/ I(a no de

leakage_300 leakage_400

(a) LDMOS

0.0000E+00 5.0000E-02 1.0000E-01 1.5000E-01 2.0000E-01 2.5000E-01

0 5 10 15 20 25 30 35 40 45 50 55

Distance(um)

I( VDD) /I (a no de

leakage_300 leakage_400

(b) SA-LIGBT

圖 4.22 高低壓整合，高低壓元件距離與漏電流關係圖

2. 改變 N 型保護環及 P 型保護環偏壓：當 N 型保護環偏壓在 5V，P 型保 護環不外加任何偏壓的情況下，可以擁有較佳的隔離效果，如圖 4.23 所示，圖中縱軸 I(VDD)為低壓電路高電位端的電流流密，橫軸 V(Anode)為高壓元件陽極端的反向偏壓。從表 4.3 中可知，在高低壓整合，高壓元件

(a) LDMOS

(b) SA-LIGBT

圖 4.23 高低壓整合，隔離結構在不同偏壓下陽極偏壓與漏電流關係圖

表 4.3 不同偏壓的漏電流比較 (a)LDMOS

N 型保護環 P 型保護環 I(VDD)/I(Anode) 浮接浮接 7.2753E-02 浮接接地 1.0386E-01 5V 浮接 1.5238E-02 5V 接地 3.1125E-02

(b)SA-LIGBT

N 型保護環 P 型保護環 I(VDD)/I(Anode) 浮接浮接 7.3978E-02 浮接接地 1.0844E-01 5V 浮接 1.2569E-02 5V 接地 3.0832E-02

當 N 型保護環偏壓在 5V 時，它的操作行為如圖 4.24 所示的寄生 BJT 的另一個集極，可大量吸收本體二極體導通(也是寄生 BJT 的 B-E 兩極)時所產生的電子漏電流，其隔離效果顯著。從圖 4.25 中可知，當 P 型保護環接地時，會使寄生 BJT 的 P 型基極的電位較浮接時高，造成更多的電子向低壓電路移動，而使漏電流變多。

CMOS Structure

Pring Nring C athode Anode LDMOS

GND VDD

^V^anode

5V of CM OS

R_Nepi

R_Psink+R_Psub R_Nepi+R_Nwell

(a) N 型保護環浮接，P 型保護環浮接

C MOS Structure

Pring Nring C athode Anode LDMOS

GND VDD

V_anode 5V of CM OS

R_Nepi

R_Nepi+R_Nwell R_Nring

R_Psink+R_Psub 5V of Nring

(b) N 型保護環偏壓 5V，P 型保護環浮接

圖 4.24 LDMOS 高低壓整合含隔離結構，N 型保護環不同偏壓電流流密圖及寄生等效電路圖

PMOS NMOS

Pring Nring P-sink N-epi

P-sub

0V 5V 5V 0V -1V

V_anode 5V of CM OS

R_Nepi

R_Nepi+R_Nwell R_Nring

R_Psink+R_Psub 5V of Nring

(a)N 型保護環偏壓 5V，P 型保護環偏壓浮接

PMOS NMOS

Pring Nring P-sink N-epi

P-sub

0V 5V 0V 5V 0V -1V

V_anode 5V of CMOS

R_Nepi

R_Nepi+R_Nwell R_Nring

5V of Nring

R_Psink+R_Psub

使流至低壓電路高電位端的漏電流減小。圖中 leakage_300 及 leakage_400 分別表示溫度在 300K 及 400K 的 I(VDD)/I(Anode)。在相同的面積下，增加 N 型保護環的寬度較能使漏電流減少，其餘依序分別為 P 型保護環寬度，P-sink 寬度(含隔離結構)，P-sink 寬度，高低壓元件間距離，如圖 4.29

0.0000E+00

leakage_300 leakage_400

(a) LDMOS

leakage_300 leakage_400

(b) SA-LIGBT

圖 4.26 高低壓整合含隔離結構，P-sink 寬度與漏電流關係圖

0.0000E+00

leakage_300 leakage_400

(a) LDMOS

leakage_300 leakage_400

(b) SA-LIGBT

圖 4.27 高低壓整合含隔離結構，N 型保護環寬度與漏電流關係圖

0.0000E+00

leakage_300 leakage_400

(a) LDMOS

leakage_300 leakage_400

(b) SA-LIGBT

圖 4.28 高低壓整合含隔離結構，P 型保護環寬度與漏電流關係圖

(a) LDMOS

(b) SA-LIGBT

圖 4.29 相同面積下，高低壓整合，不同佈局參數隔離效果比較註：PSL 表 P-sink 寬度，D 表元件間距離，NL 表 N 型保護環寬度，PL 表 P 型保護環寬度

4. 比較一組及兩組隔離結構：由於在反向偏壓下，隔離結構中 N 型保護 環偏壓在 5V 有較佳的隔離效果。我們依表 4.4 改變 P 型保護環的偏壓，

比較在何種組合的偏壓可以得到較好的隔離效果，其中第一組 N 型及 P 型保護環為靠近高壓元件的隔離結構，而第二組 N 型及 P 型保護環為靠近低壓電路的隔離結構。

表 4.4 兩組隔離結構的不同偏壓組合第二組 P 型

保護環

第二組 N 型保護環

第一組 P 型保護環

第一組 N 型保護環

第一種浮接 5V 浮接 5V

第二種浮接 5V 接地 5V

第三種接地 5V 浮接 5V

第四種接地 5V 接地 5V

在不同的偏壓組合中，以第一種偏壓，N 型保護環偏壓在 5V，P 型保護環浮接，可以得到較佳的隔離效果，第二種偏壓次之，如圖 4.30 所示，

圖中縱軸 I(VDD)為低壓電路高電位端的電流流密，橫軸 V(Anode)為高壓元件陽極端的反向偏壓。

(a) LDMOS

(b) SA-LIGBT

圖 4.30 高低壓整合，兩組隔離結構不同偏壓組合比較

在相同面積下，使用單組隔離結構與雙組效果差不多，但單組隔離結構的隔離效果略好一點，如圖 4.31 所示，圖中縱軸 I(VDD)為低壓電路高電位端的電流流密，橫軸 I(Anode)為高壓元件陽極端的反向偏壓。

(a) LDMOS

(b) SA-LIGBT

圖 4.31 單組隔離結構與雙組隔離結構的比較

4.2.2 高壓整合

當 LDMOS，SA-LIGBT 的陽極電壓低於陰極電壓時，會造成本體二極體導通，並與相鄰高壓元件的陽極端形成寄生 NPN 電晶體，使電子載子經由基板流至鄰近高壓元件的陽極端，如圖 4.32 所示。隔離方法的分析及討論如下：

Anode1 C athode1 C athode Anode

Adjacent LDMOS Main LD MOS

(a) LDMOS

Anode1 C athode1 C athode Anode

Adjacent SA-LIGBT Main SA-LIGBT

(b) SA-LIGBT

圖 4.32 高壓整合，反向偏壓電流流密圖

1. 改變 N 型磊晶層的偏壓：在高壓元件間的 N 型磊晶層偏壓在 5V 時，隔 離效果較佳，如圖 4.33 所示，圖中縱軸 I(ANODE1)為相鄰高壓元件陽極端的電流流密，橫軸 I(Anode)為主要高壓元件陽極端的反向偏壓。因為當 N 型磊晶層偏壓在 5V 時，形成寄生 BJT 的另一集極有助於吸收高壓元件本體二極體導通所產生的漏電流，由圖 4.34 所示的流密模擬及等效電路，

可說明當元件間 N 型磊晶層偏壓在 5V 時具有隔離效果。

(a) LDMOS

(b) SA-LIGBT

圖 4.33 高壓整合，元件間 N 型磊晶層不同偏壓比較

Anode1 C athode1 C athode Anode

Adjacent LDMOS N-epi Main LDMOS

V_anode V_anode1

R_Nepi

R_Nepi+R_N-buffer

R_Psink+R_Psub

R_Psink+R_Psub1

(a) N 型磊晶層浮接

Anode1 C athode1 C athode Anode

Adjacent LDMOS N-epi Main LDMOS

V_anode V_anode1

R_Nepi

R_Nepi+R_N-buffer R_Nring

5V of Nring

R_Psink+R_Psub

R_Psink+R_Psub1

(b) N 型磊晶層偏壓 5V 的寄生電路的雙集極的分流得知。圖中 leakage_300 及 leakage_400 分別表示溫度在 300K 及 400K 的 I(Cathode1)/I(Anode)。

0.0000E+00

leakage_300 leakage_400

(a) LDMOS

leakage_300 leakage_400

(b) SA-LIGBT

圖 4.35 高壓整合，P-sink 寬度與漏電流關係圖

0.0000E+00

leakage_300 leakage_400

(a) LDMOS

leakage_300 leakage_400

(b) SA-LIGBT

圖 4.36 高壓整合，元件間距離與漏電流關係圖

3. 改變 N 型保護環及 P 型保護環偏壓：高壓整合中，在高壓元件陽極反 偏時，N 型保護環偏壓在 5V，P 型保護環接地可使漏電流較小，如圖 4.37 所示，圖中縱軸 I(ANODE1)為相鄰高壓元件陽極端的電流流密，橫軸 I(Anode)為主要高壓元件陽極端的反向偏壓。從表 4.5 中可知，N 型保護環

(a) LDMOS

(b) SA-LIGBT

圖 4.37 高壓整合，隔離結構不同偏壓下，陽極偏壓與漏電流關係圖

表 4.5 不同偏壓的漏電流比較 (a)LDMOS

N 型保護環 P 型保護環 I(Anode1)/I(Anode) 浮接浮接 6.0754E-02 浮接接地 6.4704E-02 5V 浮接 8.9843E-03 5V 接地 7.9750E-03

(b)SA-LIGBT

N 型保護環 P 型保護環 I(Anode1)/I(Anode) 浮接浮接 6.1816E-02 浮接接地 6.5814E-02 5V 浮接 8.7112E-03 5V 接地 7.5575E-03

由於漏電流以電子為主，所以 N 型保護環偏壓在 5V 可形成雙集極，

有助於吸收高壓元件本體二極體導通時所產生的電子漏電流，如圖 4.38。

寄生電晶體的基極長，電子-電洞復合對漏電流的大小會產生影響，因此 P 型保護環接地可以提供電洞注入使電子復合，使漏電流略小。圖中寄生 BJT 電路指出 P 型保護環接地能使 BJT 的復合電流略增，其效果可由表 4.5 看出。

Anode1Adjacent LDMOSCathode1Nring1 PringNringCathodeMain LDMOSAnode

V_{an od e} R_Nepi

R_{Psin k}+R_Psub

R_{Psin k}+R_{Psub 1} V_{An od e1}

R_Nepi+RN- b uf f er

(a)N 型保護環浮接，P 型保護環浮接

Anode1Adjacent LDMOSCathode1Nring1PringNringCathodeMain LDMOSAnode

V_{ano de}

Adjacent LDMOS Main LDMOS Anode1 Cathode1Nring1PringNringCathode Anode

V_{ano de}

4. 調變 P-sink、N 型保護環及 P 型保護環寬度：從圖 4.39~圖 4.41 可知，

增加 P-sink 寬度、N 型保護環及 P 型保護環均可大幅減少漏電流，其中又以增加 N 型保護環寬度效果最好，因為 N 型保護環會吸收由本體二極體產生的電子漏電流，有效地減少流至鄰近元件陽極端的漏電流。圖中

leakage_300 及 leakage_400 分別表示溫度在 300K 及 400K 的

I(Cathode1)/I(Anode)。在相同面積下，增加 N 型保護環寬度得到效益最大，

其餘依序分別為兩元件間距離，P 型保護環寬度，P-sink 寬度(含隔離結構)，P-sink 寬度，如圖 4.42 所示，圖中縱軸 I(ANODE1)為相鄰高壓元件陽極端的電流流密，橫軸 I(Anode)為主要高壓元件陽極端的反向偏壓。

0.0000E+00

leakage_300 leakage_400

(a) LDMOS

leakage_300 leakage_400

(b) SA-LIGBT

圖 4.39 高壓整合含隔離結構，P-sink 寬度與漏電流關係圖

0.0000E+00

leakage_300 leakage_400

(a) LDMOS

leakage_300 leakage_400

(b) SA-LIGBT

圖 4.40 高壓整合含隔離結構，N 型保護環寬度與漏電流關係圖

0.0000E+00

leakage_300 leakage_400

(a) LDMOS

leakage_300 leakage_400

(b) SA-LIGBT

圖 4.41 高壓整合含隔離結構，P 型保護環寬度與漏電流關係圖

(a) LDMOS

(b) SA-LIGBT

圖 4.42 相同面積下，高壓整合，不同佈局參數隔離效果比較註：PSL 表 P-sink 寬度，D 表元件間距離，NL 表 N 型保護環寬度，PL 表 P 型保護環寬度

在文檔中功率積體電路之接面隔離研究 (頁 74-102)

第四章 模擬結果與討論

4.2.1 高低壓整合

α

P-sink(um)

I( VDD) /I (a no de

leakage_300 leakage_400

P-sink(um)

I(V D D )/ I(a no de

leakage_300 leakage_400

Distance(um)

I(V D D )/ I(a no de

leakage_300 leakage_400

Distance(um)

I( VDD) /I (a no de

leakage_300 leakage_400

leakage_300 leakage_400

leakage_300 leakage_400

leakage_300 leakage_400

leakage_300 leakage_400

leakage_300 leakage_400

leakage_300 leakage_400

4.2.2 高壓整合

leakage_300 leakage_400

leakage_300 leakage_400

leakage_300 leakage_400

leakage_300 leakage_400

leakage_300 leakage_400

leakage_300 leakage_400

leakage_300 leakage_400

leakage_300 leakage_400

leakage_300 leakage_400

leakage_300 leakage_400

第四章模擬結果與討論