針對三軸探討影響通道應力之模擬分析

圖 4-12為文獻[17]以三維的模型模擬三個區域的 CESL 層傳遞應力情況，

而為了改善前述間接效應對元件結構的影響，在建立元件模型設定上與本研 究有所不同。文獻假設在分割為三個區域的方式為只建立所需要分析的區塊，

其餘兩區塊將之移除，並以 3D 模擬指出三維方向探討三個區域之 CESL 層 對通道區域影響。

從圖 4-12 中可以得知，在通道區域應力展現之 x 方向以底部 CESL 層 影響最為顯著，從趨勢圖中可看出底部 CESL 層也成為影響 x 方向的主要結 構，而在通道區域應力展現之 y 方向皆得到一致結論，但是在通道區域應力 展現之 z 方向受到嚴重間接效應之影響，文獻[15]便無法在垂直方向中作出 討論。針對以上問題本研究更改研究方法，將建立元件模型設定修正為個別 施加應力源的方式，若是施加其中之一區塊應力時，其餘兩區塊之應力呈現

零應力的狀態，但結構依舊存在，目的是為了探討受到間接效應之影響，觀 察結構間互相拉扯的情況。

如圖 4-13為本研究更改研究方法之模擬，但依照文獻[17]中元件尺寸的 設定，便以 2D 模擬指出三維方向探討三個區域之 CESL 層對通道區域影響，

從中可以得知，在 x 方向指出底部 CESL 層將是影響整體 CESL 層的重要結 構，在 z 方向依舊受到間接效應影響無法分析結果，而此分析為 2D 模擬，

故 y 方向則不予討論，此研究指出在 2D 模擬上同樣受到間接效應影響，便 排除了元件尺寸大小的影響因素。

圖 4-12 文獻利用 3D 實驗以三維方向探討三個區域之 CESL 層對通道區域 影響[17]

圖 4-13 設計 2D 模擬以三維方向探討三個區域之 CESL 層對通道區域影響

由於本研究使用個別施加應力的方式，為了使結構間互相拉扯關係更加 明顯，其保持結構不變，而在本實驗 2D 模擬中雖然無法得到有效的間接效

應改善，但可以發現 2D 模擬使得曲線較為集中，其將平行座標與垂直作標 之邊界範圍調整一致，可使網格劃分更加緊密，若是考量元件寬度因素，也 為了使應力分布狀況更加明顯，本研究將設計 3D 模擬使覆蓋 CESL 層於電 晶體元件，如圖 4-14、圖 4-15以及圖 4-16分別為 CESL 層在三個區塊之 3D 模擬，在頂部 CESL 層與底部 CESL 層之 3D 模擬中可發現，原先在 z 方向 發生之間接效應將被明顯改善，對於側邊 CESL 層並不是影響其通道區域的 主要結構，而最後也將 CESL 層合併，可以看到在各個結構的累加性結果，

能夠大量改善間接效應對通道區域的影響，但是在短通道結構時，依然受到 輕微的間接效應影響，如圖 4-17所示。

最後，為了更清楚的分析 3D 模擬趨勢圖，可將圖 4-13 與圖 4-18 作三 維方向之比較，圖 4-18 中可看出在 z 方向之通道區域將不受到間接效應影 響，其影響此效應的最大因素為適度調整 CESL 層寬度與元件本身寬度，若 將參數調整至較適合之設計，結構間應力互相拉扯情況便可得到最大的平 衡。

圖 4-14 設計 3D 模擬使覆蓋頂部 CESL 層於電晶體元件中理想架設與趨勢

圖之比較

圖 4-15 設計 3D 模擬使覆蓋側邊 CESL 層於電晶體元件中理想架設與趨勢 圖之比較

圖 4-16 設計 3D 模擬使覆蓋底部 CESL 層於電晶體元件中理想架設與趨勢 圖之比較

圖 4-17 設計 3D 模擬使覆蓋合併 CESL 層於電晶體元件中理想架設與趨勢 圖之比較

圖 4-18 設計 3D 模擬以三維方向探討三個區域之 CESL 層對通道區域影響