在光激發微米捲管元件有了相當的研究成果之後，我們希望能進一步的研究更具有 實用價值的電激發微米捲管元件。電激發元件最主要不同於光激發元件的地方，就是其 必須具有 PN 接面以及相對應的 p 型以及 n 型電極，才能對捲管元件施加電壓使其電子 電洞複合發光。本節內容即為我們實驗中所設計的橫向 PN 接面電激發捲管元件，以及 相關的製程步驟。
圖 3.3.1 為電激發捲管元件的製程步驟，其中圖 3.3.1(a)為光罩上的 mesa 設計圖樣，
其大致與光激發微米捲管的光罩 mesa 相同，只是又再增加了 p 型以及 n 型金屬電極，
兩個電極的尺寸大小相同，且相對於捲管的位置是對稱的，詳細製程步驟敘述如下：
1. 蝕刻定位記號 (extra align key)：
為了在 PN 接面完成後，後續製程能夠對準完成的 p 型以及 n 型半導體區域，因此 在樣品磊晶完成後第一道步驟是先蝕刻出定位記號，使用的蝕刻溶液同深層蝕刻溶液，
蝕刻深度僅需數十奈米即可。
2. 定義 p 型半導體區域：
首先在 300℃的條件下，利用電漿輔助化學氣相沉積系統(Plasma Enhanc Chemical Vapor Deposition System, PECVD)在樣品上鍍厚度為 300nm 的 SiO2，用黃光微影定義出 要鍍 p 型材料 ZnO 的區域，再利用二氧化矽蝕刻液(Buffer Oxide Etch, BOE)蝕刻去除 SiO2，去除 SiO2的部分即為之後會鍍上 ZnO 的 p 型半導體區域。
3. 鍍 p 型半導體材料：
在室溫條件下，鍍 ZnO 50nm，接著在 300℃的條件下，利用 PECVD 再鍍 300nm 的 SiO2於其上，以作為後續高溫製程時避免 Zn 原子往外擴散的保護層。
4. 高溫參雜製程：
使用高溫爐管(furnace)或是快速熱退火(Rapid thermal anneal, RTA)的方式，將 Zn 原 子擴散進入樣品的應變雙層薄膜結構中，使部分原先為 n 型半導體的樣品在參雜了 Zn 原子後成為 p 型半導體。此時樣品上的應變雙層薄膜在原先的 n 型半導體區域以及成為
16
p 型半導體的區域之間，便具有了 PN 接面的特性。在 PN 接面完成後，使用 BOE 蝕刻 去除樣品上的 SiO2以及 ZnO。完成 PN 接面的樣品，可以藉由光學顯微影像看出樣品上 p 型以及 n 型半導體區域的差異，如圖 3.3.1(b)所示。關於使用高溫爐管以及快速熱退火 來作 p 型半導體參雜的相關製程條件測試，之後會於 4.5.1 小節中詳述。
5. 淺層蝕刻：如同 3.2 小節所述。
6. 基板蝕刻：如同 3.2 小節所述。
7. 深層蝕刻：如同 3.2 小節所述。
8. 鍍 p 型以及 n 型金屬電極：
利用電子槍真空蒸鍍系統(E-Gun Evaporator)，分別蒸鍍 p 型及 n 型金屬電極於樣 品上相對應的 p 型以及 n 型半導體區域。其中 p 型電極為 Ti / Au = 200 / 3000 (Å )，或 是 Pd / Ti / Pd / Au = 100 / 300 / 300 / 2000 (Å )；n 型電極：Ni / Ge / Au = 300 / 500 / 2000 (Å )。關於兩種不同的 p 型金屬電極對於樣品製程的影響，之後也會於 4.5.1 小節中詳述。
9. 快速熱退火：
在鍍完 p 型以及 n 型金屬電極之後，利用快速熱退火機台快速加溫，並在 420℃下 維持 35 秒。此步驟的目的為利用熱能將樣品表面的晶格缺陷消除並重組排列原子，並 使先前高溫蒸鍍於樣品表面的金屬能滲進樣品中相結合，則金屬電極與樣品之間會形成 歐姆接觸(Omi contact)使電阻因而降低。在進行最後一道選擇性蝕刻之前，樣品的光學 顯微影像如圖 3.3.1(c)所示。
10. 選擇性蝕刻：
如同 3.2 小節所述，經選擇性蝕刻後應變雙層薄膜釋放應力而形成捲管，唯須注意 的是我們要找尋最佳的蝕刻時間，使捲管捲曲完後可恰好停在金屬電極上，如此在後續 的電激發量測時才可更直接地由電極加電壓入捲管中，而不需先經過仍未捲曲的樣品薄 膜，如此才能獲得最佳的激發與量測效果。在選擇性蝕刻完後，完成的電激發捲管元件 光學顯微影像如圖 3.3.1(d)所示。
17
圖 3.3.1 電激發微米捲管光罩圖樣以及樣品光學顯微影像【樣品 Lm5161】
(a)光罩 mesa 設計圖樣 (b)含 PN 接面的樣品 (c)選擇性蝕刻前的樣品 (d)選擇性蝕刻後完成的電激發捲管元件 (e)SEM 影像
n p n p
n p
n contactp contact
n p
(b) (c)
(d) (e)
淺層蝕刻圖樣 基板蝕刻圖樣 深層蝕刻圖樣 (a)
n contact
p contact
18
第四章 實驗結果及討論與分析