PCB 的佈局及其 S 參數的模擬

這次論文實驗所使用的是2 層板（2-Layer）及 4 層板（4-Layer）的 PCB，因 為元件都會焊在PCB 上，用 RF（Radio Frequency）電路的特性阻抗為 50 Ohm 之 傳輸線來連接，所以要先分別計算在2 層及 4 層 PCB 上的特性阻抗為 50 Ohm 之 trace（對於 PCB 而言，通常稱為 trace，是傳輸線的一種）寬度。在設計特性阻抗 為50 Ohm 時，需知道以下之 2 層板（2-Layer）及 4 層板（4-Layer）的 PCB 參數：

一、 2 層板（2-Layer）及 4 層板（4-Layer）分別以銅為 trace 與以整面為銅的參 考平面，其中間的FR4 介質厚度（H）。二、FR4 的介電常數（Er）。三、以銅為trace 的厚度（T）。在知道上述 2 層板及 4 層 PCB 的疊構參數才能藉由 Polar 公司所發 行的計算特性阻抗軟體（此論文所用的是CITS25），以便求出在特性阻抗為50 Ohm 時，其在2 層板及 4 層板以銅為 trace 的寬度為多少 mil（1 inch=1000 mil）？Fig. 3-3

（b）是代表當Coated-Microstrip 型態的結構，此結構是用來計算 4 層板之第一層

及第四層之trace 特性阻抗。那是因為整體 4 層板並不能直接去計算其特性阻抗，

但可以分別去計算第一層與第二層、第三層與第四層相對應的特性阻抗，其中第 二層及第三層為一完整的參考平面。所以在Fig. 3-3（b）的結構是為了要分別計算 4 層板中的第一層與第二層為完整的參考平面層以及第四層與第三層完整的參考 平面層時，來計算第一層與第四層之RF 特性阻抗為 50 Ohm 時其 trace 的寬度為 何？在Fig. 3-3（a）為Surface-Microstrip 型式的特性阻抗之計算，以銅為 trace 的 厚度（T）為 2.5 mil，以銅為 trace 與其銅為參考平面的高度（H）為 6 mil，其介 電常數（Er）是 4.02。因為 PCB 的 trace 製做是照像蝕刻，以銅為 trace 其所蝕刻 後為一梯形，所以在此條件下的結構可用CITS 軟體來計算 RF 特性阻抗為 50 Ohm 時，算出trace 上方的 trace 寬度（W）是 9.75 mil、下方的 trace 寬度（W1）是 10 mil。在Fig. 3-3（b）是Coated-Microstrip 型式的結構，此結構是要計算在 4 層板 中的第一層及第四層的之特性阻抗為50 Ohm 時，trace 的寬度。Coated-Microstrip 型式與Surface-Microstrip 型式差別在於是否有絕緣漆，其厚度（H1）約為 0.6 mil、

介電常數約為3。另外 trace 的厚度（T）為 2.5 mil，以銅為 trace 與其銅為參考平 面的高度（H）為 4 mil，其介電常數（Er）是 3.72。也因為 PCB 製做是照像蝕刻，

所以第一層及第四層以銅為trace 所蝕刻出來是一梯形，所以在此條件下的結構可 用Polar 軟體來計算 RF 特性阻抗為 50 Ohm，計算出 trace 上方的 trace 寬度（W）

是5.75 mil、下方的 trace 寬度（W1）是 6 mil 以及。如此一來可分別算出 2 層板 及4 層板的特性阻抗在 50 Ohm 時，其寬度分別為 10 mil 及 6 mil，並將 2 層板及 4 層板的疊構整理在Table 3-1。

在Table 3-1（a）可以知道2 層板的 PCB 疊構參數，其橫切面是第一層、介質

為FR4 以及第二層的關係，第一層及第二層橫切面的銅厚度約 2.5 mil，第一層及 第二層之間的介質為FR4，其厚度為 6 mil。在知道疊構以及中間介質的介電常數

（Er）其數值便使用廠商所提供的 4.02，就可藉由調整 trace 的寬度來計算其特性 阻抗為50 Ohm 時，算出該 trace 寬度為 10 mil 時，其特性阻抗為 50 Ohm。在Table.

3-1（b）是 4 層板的 PCB 疊構參數，由此可以看到其橫切面也可以知道第一到第

四層的關係。第一層及第四層銅厚度為 2.5 mil，介於第一層跟第二層以及第三層 跟第四層的介質為含膠量 62%的 FR4，厚度約為 3.5 mil，介電常數（Er）是用廠 商提供的值為3.72。而第二層跟第三層為整面的銅，其厚度為 1.25 mil 介於這兩層 的介質是含膠的FR4，其厚度約為 25 mil，即可依照其疊構可得知 6 mil 寬度的 trace 其特性阻抗約為 50 Ohm ，另外一提的是第一層及第四層表面都會使用絕緣漆保 護。

（a）

（b）

Fig. 3-3 （ a ） 計 算 當 Surface-Microstrip 型 式 的 結 構 圖 和 （ b ） 代 表 當 Coated-Microstrip 型式的結構圖。

(a)

(b)

Table 3-1（a）2 層 PCB 疊構之參數圖 和（b）4 層 PCB 疊構之參數。

在得知其疊構及trace 之寬度就可進行其電路 Layout。然而在Fig. 3-4（a）為 2 層PCB Colpitts 電路之佈局圖跟Fig. 3-4（b）是4 層 PCB Colpitts 電路之佈局圖。

其兩者的佈局原則是：整體 VCO 電路中 trace 的寬度控制、高頻 BJT（Q1）與迴 授電容（C1 及 C2）之間的擺放位置要近一點、盡可能不跨另一層以及將 Colpitts 電路與LC tank 電路分開。所以電容 C1 跟電容 C2 都要靠近 BJT（Q1），但因電容 C3 是要緊接著輸出端，所以電容 C3 要比電容 C2 來的重要，所以就放在靠近 BJT

（Q1）的地方。而電阻 R1 與電阻 R2 是做為 BJT（Q1）偏壓之用，所以電阻 R1 跟 Q1 的汲極（Collector）是比較寬的 trace；而 Q1 的基極（Base）跟電阻 R2 之 間的trace 受限於要穿越 BJT（Q1）下方，其 trace 寬度是使用 RF 電路 50 Ohm 的 寬度，在2 層板及 4 層板分別為 10 mil 跟 6 mil。在此電路的電阻 R3 是射極電阻，

並不需要靠近Q1，就擺放在電容 C2 旁邊。所以在Fig. 3-4（a）跟Fig. 3-4（b）的 Colpitts 電路元件擺放位置是一樣的，PCB 的層數分別是 2 層跟 4 層。Fig. 3-4（a）

跟Fig. 3-4（b）2 層及 4 層 PCB 所佈的佈局圖可看出有那些 trace 是使用 RF 電路 50 Ohm 的寬度如下：電阻 R1 連接到 Q1 的基極（Base）也聯接到電容 C4、電容 C1 跟電阻 R2 的 trace、電容 C1 連接 Q1 的射極（Emitter）、電容 C3、電容 C2 以 及電阻R3 的寬度也是使用 RF 電路 50 Ohm 的寬度，在 2 層板及 4 層板的 50 Ohm 特性阻抗之傳輸線寬度分別為10 mil 跟 6 mil。

(a)

(b)

Fig. 3-4（a）2 層 PCB 和（b）4 層 PCB 的 Colpitts 電路佈局圖。

目前安捷倫（Agilent）公司以及羅德史瓦茲公司（Rohde&Schwarz, 簡稱 R&S）

所做出來的網路分析儀（Vector Network Analyzer, VNA），並無法直接量測數十個 埠（Port）。所以大部份對於 PCB 多 Port 的萃取，大多採用模擬的方式取得。這篇 論文所用來模擬PCB layout 的 S 參數是用信真（Sigrity）公司的 PowerSI 軟體來萃 取，其要考慮的PCB、trace 本身以及 trace 跟 trace 之間的交互影響都包含其中。

而佈局的重點在於在完成電路Layout 後，就可以使用 PowerSI 軟體來對整個板子 做一分析並得到其S 參數。