內藏離散式被動元件基板製程及特性研究

全文

(1)國立高雄大學電機. 工程學系. 碩士論文. 內藏離散式被動元件基板製程及特性研究 Embedded Process and Characterization Analysis of Discrete Capacitor in Organic-Base Substrate. 學生：王瑞文指導教授：吳松茂. 中華民國九十六年六月.

(2)

(3) 內藏離散式被動元件基板製程及特性研究指導教授：吳松茂博士（教授）國立高雄大學電機工程研究所學生：王瑞文國立高雄大學電機工程研究所. 摘. 要. 今日全球正朝向高度資訊化的方向邁進，藉由資訊的傳遞交流，與架構全球性的通訊資訊網，使得我們不再受限於地域與空間的限制。因此，積極開發新的內藏離散式被動元件在基板內的製程技術，以提高產品的附加價值與市場競爭力，並拓展產品的應用層面與廣面，已是封裝基板業者在面臨日益激烈的競爭環境裡，所必須採行的因應策略。在這個內藏離散式被動元件的基板研究方面，介紹如何將離散式 0402 電容內埋在一有機材料封裝基板內部之相關製程及後續電氣特性改善頻估。藉由導通孔(PTH)或是雷射埋孔(Build Via)將離散電容跟基板線路整合在一起。電性效能改善評估研究上，利用向量網路分析儀結合高頻探針座 probing 系統進行相關量測，並利用 Ansoft 3D EM 軟體 HFSS 進行電路特性模擬。根據本研究結果，將電容內埋在封裝基板內，除可有效結省表面黏著(SMT)所需基板面積，增加基板線路佈線自由度外，利用離散元件高品質因素(Q-factor)特性以抑制高速訊號切換雜訊應用上，內埋離散元件抑制效果明顯比表面黏著離散元件於基板表面抑制效果更佳。關鍵字：內藏元件、解耦合電容、封裝基板. i.

(4) Embedded Process and Characterization Analysis of Discrete Capacitor in Organic-Base Substrate. Advisor: Dr.(Professor) Sung-Mao Wu Institute of Electrical Engineering National University of Kaohsiung Student: Jui-Wen Wang Institute of Electrical Engineering National University of Kaohsiung. ABSTRACT The world is turning toward the high information today of the direction move forward, delivering exchanges by the information with configuring global communication information a net, making us no longer be subjected to restriction of being limited by the region and space. Develop therefore and actively new of passive component in the manufacturing process technique in the substrate to raise additional value and market competition ability of product, and expand the applied level of product and face widely, substrate manufacturing in face the increasingly vigorous competition environment, the strategy must be take. and cost/area saving denser packaging. Hide the substrate of passive component to study aspect in this, introduce how to cover up a 0402 electric capacities in a related manufacturing process which substrate inner part and follow-up electricity characteristic an improvement. By through hole or Laser drill hole to integrate long-lost electric capacity heel substrate circuit together. Make use of the vector network analysis instrument to ii.

(5) combine a high Pin probe probing system to carry on a related measurement, and make use of the Ansoft 3 D EM software HFSS to carry on electric circuit characteristic emulation. According to this research result, cover up in substrate pack inside electric capacity, in addition to canning knot province surfacing to stick to the substrate area neededing effectively, increasing the substrate circuit Bu line freedom, make use of passive component high-quality factor characteristic to cut over by repressing a high-speed signal a noise application up, inside cover up a passive component to repress result to compare surface to stick to a passive component obviously to repress result in the substrate surface better.. Keywords : embedded passives，coupled circuit，substrate. iii.

(6) 誌. 謝. 本論文得以順利完成，首先感謝指導教授吳松茂老師在實驗期間，給與許多寶貴意見及研究方法，尤其在論文定稿期間多次閱改與匡正，才能完成此論文。在口試期間，謝謝指導委員葉文冠教授與楊誌欽教授的指正，使得論文內容更具完整性。同時亦感謝日月光電子有限公司研發部門的王建皓先生在基板製作上的指教及協助，使得基板得以順利產生。此外，實驗室裡的陶恩路；同窗張殷昇、龔恒玉及意玲在學業上及生活上的幫忙與扶持，豐富了我兩年的學生生活，在此一並感謝。最後誠心感謝我最敬愛的雙親多年來悉心栽培，使我得以專心於學業無後顧之憂。同時感謝老婆嘉麟、哥哥瑞麟、妹妹美婷，所給予我的支持與鼓勵；由於你們在精神上的支持使我有更大的勇氣去接受新的挑戰，我的喜樂願與你們分享。感謝所有曾經幫助過我的人，由衷感謝之。. iv.

(7) 目. 錄. 中文摘要······························································································· i 英文摘要······························································································· ii 誌謝 ···································································································· iv 目錄 ······································································································ v 表目錄 ·································································································· vi 圖目錄 ·································································································· vii 第一章、緒論 ······················································································· 01 1.1. 研究動機與源起 ······································································ 01. 1.2. 文獻回顧與研究方向 ······························································· 02. 1.3. 全文架構 ················································································· 03. 第二章、內藏離散式被動元件基板製程介紹 ········································· 05 2.1. 內藏離散式被動元件基板規格及測試條件 ······························· 05. 2.2. 內藏離散式被動元件基板設計················································· 06. 2.3. 內藏離散式被動元件基板製作流程(一) ·································· 08. 2.4. 內藏離散式被動元件基板製作流程(二) ·································· 14. 2.5. 內藏離散式被動元件基板製作流程(三) ·································· 20. 2.6. 對照組基板製作 ······································································ 26. 2.7. 內藏離散式被動元件基板成果確認 ········································· 30. 第三章、內藏離散式被動元件基板可靠性測試 ····································· 38 3.1. 內藏離散式被動元件基板測試條件 ········································· 38. 3.2. 內藏離散式被動元件基板製程(一)測試結果 ···························· 41. 3.3. 內藏離散式被動元件基板製程(二)測試結果 ···························· 43. 第四章、內藏離散式被動元件基板電性 ················································ 46 4.1. 內藏離散式被動元件基板電性資料 ········································· 46. 4.2. 內藏離散式被動元件基板的電能效應 ······································ 47. 4.3. 沒有內藏離散式被動元件的電能效應 ······································ 49. 4.4. 有與沒有內藏離散式被動元件的電能比較 ······························· 51. 4.5. 內藏離散式被動元件與外部粘黏被動元件電能的比較 ············· 52. 第五章、結論 ······················································································· 53 參考文獻 ····························································································· 54. v.

(8) 表目錄表 2-1. 內藏離散式被動元件基板設計 ················································ 07. 表 2-2. 多層板壓合厚度(一) ······························································ 32. 表 2-3. 多層板壓合厚度製程(二) ······················································· 35. 表 3-1. 多層板壓合參數(一)之基板全數通過十次浸錫爐測試 ·············· 43. 表 3-2. 多層板壓合參數(二)有兩個基板失敗在第十次浸錫測試 ·········· 45. vi.

(9) 圖. 目. 錄. 圖 2-1. BGA 封裝於 PCB 板上之散熱路徑示意圖 ····································· 05. 圖 2-2. 內藏離散式被動元件基板線路設計 ··············································· 07. 圖 2-3. 內藏離散式被動元件基板疊構(一)················································· 09. 圖 2-4. 內藏離散式被動元件基板製作流程(一) ········································· 12. 圖 2-5. 製程(一)之內埋晶片電容樣品 SEM 切面圖···································· 13. 圖 2-6. 內藏離散式被動元件基板樣品圖 ··················································· 13. 圖 2-7. 內藏離散式被動元件基板疊構(二)················································· 15. 圖 2-8. 內藏離散式被動元件基板製作流程(二) ········································· 18. 圖 2-9. 製程(二)之內埋晶片電容樣品 SEM 切面圖···································· 19. 圖 2-10 製程(二)內藏離散式被動元件基板樣品圖······································· 19 圖 2-11 內藏離散式被動元件基板疊構(三) ················································· 21 圖 2-12 內藏離散式被動元件基板製作流程(三) ········································· 24 圖 2-13 製程(三)之內埋晶片電容樣品 SEM 切面圖 ···································· 25 圖 2-14 製程(三)內藏離散式被動元件基板樣品圖······································· 25 圖 2-15 一般基板正面 ··············································································· 29 圖 2-16. SMT 上電容的基板 ····································································· 29. 圖 2-17 多層板壓合參數(一) ······································································ 30 圖 2-18 多層板壓合參數(一)之後，被動元件與內層材料之狀況 ················ 31 圖 2-19 以 Jump 軟體分析製程參數(一)基板的厚度 ································· 32 圖 2-20 多層板壓合參數(二) ······································································ 33 圖 2-21 多層板壓合參數(二)之後，被動元件與內層材料之狀況 ················ 34 圖 2-22 以 Jump 軟體分析製程參數(二)基板的厚度 ································· 35 圖 2-23 多層板壓合參數(三) ······································································ 36 圖 2-24 多層板壓合參數(三)之後，被動元件與內層材料之狀況 ················ 37 圖 3-1. 錫爐 ······························································································ 39. 圖 3-2. 將測試基板平放在錫爐 ································································· 39. 圖 3-3. 將浸過錫爐的基板拿起放在室溫 15 秒 ·········································· 40. 圖 3-4. 浸過錫爐的基板正面沒有氣泡的產生 ············································ 41. 圖 3-5. 浸過錫爐的基板背面沒有氣泡的產生 ············································ 42 vii.

(10) 圖 3-6. 浸過錫爐的基板經切片之後沒有分層現象 ····································· 42. 圖 3-7. 浸過錫爐十次的基板正面有氣泡的產生 ········································ 44. 圖 3-8. 浸過錫爐十次的基板背面有氣泡的產生 ········································ 44. 圖 3-9. 浸過錫爐的基板經切片之後發現分層現象 ····································· 45. 圖 4-1. 電腦模擬的路線圖 ········································································ 47. 圖 4-2. 設計基板量測的位置 ····································································· 47. 圖 4-3. 內藏 0402 電容基板量測與模擬的資料比較 ·································· 48. 圖 4-4. 設計基板量測的位置(沒有電容) ···················································· 49. 圖 4-5. 沒有 0402 電容基板量測與模擬的資料比較 ·································· 50. 圖 4-6. 有內藏電容跟沒有 0402 電容基板電性效能比較 ··························· 51. 圖 4-7. 電容內藏在基板內跟 SMT 在基板的外部電性比較 ························ 52. viii.

(11) 第一章、緒. 論. 1.1 研究動機與源起因應消費性產品，如：筆記型電腦、行動電話、數位相機、掌上型記事本與隨身磁碟機等通訊及資訊上電子產品的輕量化、微小化需求，帶動了科技產業上的各項技術迅速發展與進步。如半導體積體電路製程技術進步至 45nm、晶片封裝結構由傳統單一晶片構裝進步至多晶片模組(Multiple Chip Module ; MCM)、晶片尺寸構裝(Chip Scale Package ; CSP)以及 FC(Flip Chip)封裝方式，更甚而模組化構裝形成整體電路架構。封裝基板(Substrate)是提供晶片與電子零組件互連的主要支撐體，而隨著晶片製程技術往上進步，除晶片單位面積佈線密度更為密集，輸出/輸入腳位數目愈來越多之外，連接晶片與電路系統板所需的封裝載板亦需應高集積度與高 IO 數的需求，朝線路高密度集積、微小化及多功能化設計發展。目前封裝載板常用的設計製程尺寸已走向細線路(20/20um)與小孔徑(50um)雷射鑽孔技術來增加密度，利用壓合或增層(Build up layer)的技術來增加層數，以塑膠球閘陣列封裝(PBGA, Plastics Ball Grid Array) 載板最多為 6 層而覆晶接合(FCBGA, Filp-Chip Ball Grid Array)載板最多為 12 層的情況下，以繪圖晶片需求來看，需要 2 至 100 個以上電容以表面黏著型式黏著於封裝基板的表面上才能發揮其功效；以未來而言，在一個 35x35mm 的基板上需要的 IO 數可能要高達 2000 個以上。因此如何將系統線路所需之被動元件或晶片以不同型式架構內埋於構裝基板內，以實現高密度佈線與高集積度電路要求為封裝載板製程上最嚴酷的挑戰。在晶圓製程上，研究開發相容於半導體製程，把電容、電阻、電感等被動元件製作在晶片內為現階段許多半導體製程產業努力研究的方向。但另一方面，於封裝載板製程過程中，將電容、電阻、電感等元件直接內埋亦是一發展重點。目前將電容、電阻、電感生產製作在封裝基板上又分為兩類：第一是利用陶瓷加上 high / Low K 材料為基材，以塗佈、燒結技術來製做電容、 1.

(12) 電阻或電感等元件，如：美國杜邦(Du Pont Global)公司，但利用塗佈技術很難將尺寸控制的很好，這將會影響電容值準確性，且須利用高溫來燒結陶瓷材料，在高溫的過程中會傷害有機材料，造成有一定的困難性。第二是將現有的離散被動元件直接內埋於有機基板內，雖然可能會有尺寸較厚的問題，但電容值及電路整體品質因素值的掌控就相對精準多了。本論文將以發展內埋離散式被動元件製程技術開發為主要研究重點，尤其是內埋電容。針對不同製程流程技術，進行基板可靠度測試(Reliability test)及電氣特性比較進行研究。製程開發重點在於如何將被動元件內埋在封裝基板中，而不會有產生分層問題；而電氣特性研究方面，將利用電路模擬與實際量測，進行特性比較與驗證。. 1.2 文獻回顧與研究方向內埋式技術(或稱嵌入式或植入式藏入式技術)，最早是 Ohmega-ply 公司利用內層板面原有銅箔的毛面（Matt Side），另外處理上薄膜之磷鎳合金層，當成電阻性成份（Resistive Element），進而壓合成為 Thin core；而後再利用兩次光阻與三次蝕刻的製程流程技術，於眾多特定位置控制電流流經電阻性材料的面電阻大小，做出所需的薄膜“電阻器”，由於是埋入在內層中，故商用名稱之為 Buried Resistor。1992 年美國一家 PCB 公司 Zycon，在某些高階多層電路板中，於原有電壓/接地（VCC/GND）內層之外，另加入極薄（2-4mil）的介質層內層板，利用其廣大面積的平行金屬銅板面，製作成為整體性的電容器，商名稱為 Buried. 2.

(13) Capacitor。於是 BC 與 BR 等新名詞即不逕而走，成為 HDI 密集組裝技術的另一部份。內埋式被動元件常使用陶瓷材料作為介電材料，陶瓷雖具高介電常數之優點，但製程流程需採用比傳統有機基板更高溫度來燒結，無法用於有機基板或 PCB 製程，加上單純陶瓷材料特性易脆，加工性差及其與銅箔黏著性不佳之特性，亦不利於製程採用。另一方面，高分子材料具低溫製程、柔軟性佳及接著性良好等優點，唯其介電常數太低；因此研究如何利用高分子材料低溫製程與接著性良好之機械性質，結合陶瓷材料高介電性質，成為一陶瓷複合材料作為電容材料是現階段許多國內外內藏式電容介電材料發展研究之重點。以工研院 ITRI 的 EmRC-180 材料為例，利用銅及高玻璃轉換溫度與較低變形率的環氧樹酯，加上 high Dk 的填充料為基礎，以增層法的技術生產薄介電材料直接製作成被動元件於基板上。利用陶瓷或是複合材料，加工在環氧樹酯內製造成被動元件在基板內是目前眾多研究之重點。但以現今封裝載板或 PCB 製程技術，內埋式電容值準確度要達到符合實際應用要求的 5%內是非常的困難，不僅製作過程需採用許多高成本的製程設備，生產良率不佳亦是高分子複合陶瓷材料製程技術無法普及的主因。. 1.3 組織與章節基於上述文獻及研究之回顧，本論文研究方向將研究開發離散式晶片電容內埋封裝載板之製程技術，結合離散式晶片電容低成本高 Q 值之特性，研究開發最佳化內埋製程，並針對不同製程對電路電氣特性之影響亦做初步之討論。 3.

(14) 本文共分為五個章節，第一章為緒論，包含研究動機與目的、相關文獻回顧以及報告組織；第二章將介紹不同內藏離散式被動元件基板製程流程；第三章為上述不同製程產出之內藏離散式被動元件基板可靠度分析；第四章將針對內藏離散式被動元件電氣特性與不同製程間之變異作初步分析探討；第五章為結論，並將對後續研究提出看法。. 4.

(15) 第二章、內藏離散式被動元件基板製程介紹 2.1 內藏離散式被動元件基板格及測試條件內藏離散式被動元件基板與一般封裝用的 BGA 封裝載板(BGA, Ball Grid Array Substrate)是類似的，主要是由介電層（樹脂 Resin，玻璃纖維 Glass fiber），及高純度的導體(銅箔 Copper foil)二者所構成的複合材料所構成，再依線路設計圖樣加工出所需的封裝載板電路。基板主要功能為提供晶片與印刷電路板 Fan Out 及散逸或提供路徑以利晶片散熱，避免因溫度過高造成功用減弱，甚至喪失。圖 2-1 為 BGA 封裝於 PCB 板上之散熱路徑示意圖。. 圖 2-1：BGA 封裝於 PCB 板上之散熱路徑示意圖。因應綠色環保封裝需求，封裝結構所使用之材料皆須無鉛、無鹵，無鉛錫球材料是綠色環保封裝要求重點。使用無鉛的錫球在回焊的時候溫度都要高過於 260 ℃以上，這樣的溫度條件對於內藏離散式被動元件基板的可靠度而言，是個非常嚴苛的挑戰，260 ℃的溫度條件下，容易發生基板分層的問題。設計內藏離散式被動元件基板時須考慮其可靠度問題，需通過可靠度測試品質條件要求。本次可靠性分析研究採用 JEDEC Standard 為主要依據，相關測試條件為： z 測試條件標準 IPC-TM-650- 2.4.13.1 z浸錫測試溫度 288 ℃ z取樣方式. 每一個製程方式取 10 條. 可靠度測試步驟根據 JEDEC Standard，採用下述步驟進行： Step1：將測試板放進烤箱 125 ℃，4 小時。 5.

(16) Step2：將錫爐溫度設定在 288 ℃。 Step3：將烤過的基板平放在錫爐上 10 秒鐘後取出。 Step4：室溫儲藏放置 15 秒後，再放進錫爐 10 秒鐘。 Step5：反覆 10 個循環，並在每次循環檢查外觀有無分層。 Step6：切片分析被動元件是否有與 BT 介電層分層。. 2.2 內藏離散式被動元件基板設計本次研究構裝載板材料採用 MITSUBISHI GAS CHEMICAL COMPANY INC. CCL-HL832 的材料。為了將 0402 離散式晶片電容內埋入基板之中，構裝載板中心 Core 層厚度需加以控制，本研究選用 BT 介質厚度 450um 搭配內、外層銅層厚度均為 25um 之 Core 層結構；此外，為方便研究需要，本研究使用 4 層封裝載板結構，除 Core 層之外，配上 GHPL830 厚度 100um 的介電層以及加上 30um 的防焊綠漆來設計成總板厚為 810um 的內藏散離式被動元件基板。整體的基板結構尺寸與誤差控制如表 2-1 所示。圖 2-2 為本研究構裝載板 3D 示意圖。在這基板結構中，內層電路設計利用導通孔線路連接電容及外層，再利用外層線路連接到特別設計的銅墊，這個銅墊是做為量測所設計的。利用此一線路結構設計，可利用量測設備來實際量測我們所設計的內藏被動元件基板的電性效果，也利用模擬軟體來進行模擬電性資料，將得到的數據來進行比對及了解內藏被動元件基板的電性效果。另外我們也設計了一個比對組，設計相同的四層板疊構，離散式晶片電容不採用內埋型式，而是將電容利用表面黏著技術直接黏著於構裝載板表面，作為電容 SMT 在基板的表面與內埋在基板內之電性比較用。. 6.

(17) 表 2-1：基板結構尺寸與誤差控制. 圖 2-2：內藏離散式被動元件基板線路設計. 7.

(18) 2.3. 內藏離散式被動元件基板製作流程(一) 本結構為研究之第一種結構，其主要的特徵為採用雷射埋孔當作晶片電容內. 埋時與外層結構連接之主要結構，圖 2-3 顯示本結構內藏離散式被動元件基板疊構示意圖。本結構之優點為減少構裝線路所佔之面積，真正達到晶片內埋之目的，但採用雷射埋孔結構可預期其可靠性將是一待克服之問題。圖 2-4 為本結構之製程流程示意圖，為發展此一結構，經過許多次製程上之試驗，將各製程步驟介紹如下： (1) 基板入料：基板工業是一種材料的基礎工業，是由介電層（樹脂 Resin ，玻璃纖維 Glass fiber ），及高純度的導體 (銅箔 Copper foil )二者所構成的複合材料（Composite material），而目前 BGA 基板主要基板材料是由日本三菱瓦斯化成公司(Mitsubishi Gas Chemical Co.)在 1980 年研製成功 BT 樹脂所製造提供。 (2) 內層機械鑽孔(Inner Layer MC Drilling)：鑽孔目的是將單面或雙面板鑽出通孔，以便後製程(鍍銅)後進行導通。雙面板鑽孔的製作是在下料之後直接進行非導通孔或導通孔的鑽孔,多層板則是在完成壓板之後才去鑽孔。 (3) 內層電鍍銅(Inner Layer Cu Plating)：內層板完成鑽孔後即進行鍍通孔 (Plated Through Hole , PTH) 步驟，其目的使孔壁上之非導體部份之樹脂及玻纖束進行金屬化( metalization )，之後再利用電鍍銅製程,完成足夠導電及焊接之金屬孔壁。 (4) 內層線路影像轉移(Inner Layer Pattern) : 經鑽孔及通孔電鍍後, 上下層已連通, 本製程是依線路設計，將光阻劑利用高溫熱壓與 BT 結合，在利用曝光機的 UV 光照射，透過底片的線路將在能量轉印在光阻劑上，然後在經過顯影藥水將沒有照到 UV 光的光阻劑铣掉，再經蝕刻藥水將沒有受到光阻劑保護的銅進行蝕刻，最後再利用藥水將光阻劑去除，達成線路成形，達電性的完整性。. 8.

(19) Ni/Au. 綠漆機械鑽孔 (PTH). 雷射埋孔. 450 µm. 100 µm. 0402晶片電容 100 µm. 圖2-3：內藏離散式被動元件基板疊構(一). 9.

(20) (5) 內層自動光學檢驗(Inner Layer AOI) : 他的原理是利用光學掃描實際上基板上的線路的成像，然後去比對設計時線路的長相是否有不一樣來判斷是否有短路或是斷路的問題。 (6) 多層板壓合(Lamination) : 放入電容，一般是在做為增加密度及電性考慮，材料是由介電層（樹脂 Resin ，玻璃纖維 Glass fiber ）俗稱為 PP ; 但此時也是把被動元件電容放進介電層中隨著溫度慢慢上升、壓力越來越大，然後 PP 會開始溶化就像膠水一般會填入空隙內中，而後跟著溫度的下降，溶化的 PP 開始凝固連結上下金屬層。 (7) 雷射鑽孔( Laser Drill ) : 一般適用於高密度的產品上，雷射的孔徑可以只有 25~100um，可以選擇使用雷射貫穿基板或是選擇用於打穿層與層之間。在此是利用雷射的能力鑽穿上層與中間層的介電材料，以利於電鍍銅將電性得以完整。 (8) 電鍍銅( Cu Plating)：雙(多)層板完成鑽孔後即進行鍍通孔(Plated Through Hole , PTH) 步驟，其目的使孔壁上之非導體部份之樹脂及玻纖束進行金屬化 ( metalization )，之後再利用電鍍銅製程,完成足夠導電及焊接之金屬孔壁。 (9) 外層線路影像轉移(Out Layer Pattern) : 經鑽孔及通孔電鍍後, 上下層已連通, 本製程是依線路設計，將光阻劑利用高溫熱壓與 BT 結合，在利用曝光機的 UV 光照射，透過底片的線路將在能量轉印在光阻劑上，然後在經過顯影藥水將沒有照到 UV 光的光阻劑铣掉，再經蝕刻藥水將沒有受到光阻劑保護的銅進行蝕刻，最後再利用藥水將光阻劑去除，達成線路程行，也以達電性的完整性。 (10) 外層自動光學檢驗(Out Layer AOI) : 他的原理是利用光學掃描實際上基板上的線路的長相然後去比對設計時線路的長相是否有不一樣來判斷是否有短路或是斷路的問題。 (11) 防焊綠漆(S/M)：俗稱"綠漆",(Solder Mask or Solder Resist)，是利用油墨將 10.

(21) 留出基板上所有線路與銅面都覆蓋住，只裸露出欲進行打金線與植球球墊區域。其目的是防止濕氣及各種電解質的侵害使線路氧化而危害電氣性質、防止外來的機械傷害以維持板面良好的絕緣及加強線路間的絕緣性。 (12) 電鍍鎳金(Ni/Au Plating)：目的是將防焊綠漆開窗出欲打金線、植球區域進行電鍍鎳金，目前一般厚度要求為金厚 0.5~1.5um，鎳厚 5~15um。在電鍍鎳金製程中，由前處理製程、電鍍鎳與電鍍金所組成，前處理製程目的是去除板面的油脂，氧化物與粗化銅面使得到良好的銅鎳附著力，一般前處理製程是由清潔製程、微蝕製程與酸洗製程所組成。 (13) 成型(Router)：因 BGA 載板製作為固定尺寸基板上設計可容納最大量的單顆封裝載板後進行生產，成型目的即將固定尺寸基板進行裁切成條狀或顆狀尺寸供封裝廠進行封裝。完成後之樣品經過切片後，使用掃瞄式電子顯微鏡(SEM)觀察結構完整性，圖 2-5 為晶片電容使用上述製程內埋於構裝基板之 SEM 切面圖，由切面圖可看結構完整。圖 2-6 為本製程樣品之外觀正反面圖。. 11.

(22) 電容. Core板. (a)Material Release (f)雷射鑽孔. (b)鑽孔電容. Core板. (g)鍍銅. (c)鍍銅. 電容. Core板. Core板. (h)外層線路. (d)內層線路. 電容電容. Core板. (i)綠漆 (e)內層壓合圖2-4：內藏離散式被動元件基板製作流程(一) 12. Core板.

(23) 圖2-5：製程(一)之內埋晶片電容樣品SEM切面圖. 內埋被動元件電阻位置. (a) 樣品正面圖. (b) 樣品反面圖圖2-6：內藏離散式被動元件基板樣品圖 13.

(24) 2.4. 內藏離散式被動元件基板製作流程(二) 製作流程(二)與製程(一)不同的地方在於多層板壓合製程流程。在製程(一). 中，晶片電容的位置會隨壓合條件而產生變異，為解決此一問題，我們設計了二次壓合，當第一次壓合後，我們沒有放底層的介電層，而用了一張銅箔來代替，目的是為了固定電容的位置，不會因上下介電層在鎔溶狀態時電容位置跑掉了，在第二次壓合時，再把底面的銅箔撕掉，在重新放入一張介電層然後壓合成四層板。此時被動元件電容已經被上層的介電層固定，不會再移動。詳細製程結構如圖 2-7 所示。圖 2-8 為本結構之製程流程示意圖，將各製程步驟介紹如下： (1) 基板入料：基板工業是一種材料的基礎工業，是由介電層（樹脂 Resin ，玻璃纖維 Glass fiber ），及高純度的導體 (銅箔 Copper foil )二者所構成的複合材料（Composite material），而目前 BGA 基板主要基板材料是由日本三菱瓦斯化成公司(Mitsubishi Gas Chemical Co.)在 1980 年研製成功 BT 樹脂所製造提供。 (2) 內層機械鑽孔(Inner Layer MC Drilling)：鑽孔目的是將單面或雙面板鑽出通孔，以便後製程(鍍銅)後進行導通。雙面板鑽孔的製作是在下料之後直接進行非導通孔或導通孔的鑽孔,多層板則是在完成壓板之後才去鑽孔。 (3) 內層電鍍銅(Inner Layer Cu Plating)：內層板完成鑽孔後即進行鍍通孔 (Plated Through Hole , PTH) 步驟，其目的使孔壁上之非導體部份之樹脂及玻纖束進行金屬化( metalization )，之後再利用電鍍銅製程,完成足夠導電及焊接之金屬孔壁。 (4) 內層線路影像轉移(Inner Layer Pattern)：鑽孔及通孔電鍍後, 上下層已連通, 本製程是依線路設計，將光阻劑利用高溫熱壓與 BT 結合，在利用曝光機的 UV 光照射，透過底片的線路將在能量轉印在光阻劑上，然後在經過顯影藥水將沒有照到 UV 光的光阻劑铣掉，再經蝕刻藥水將沒有受到光阻劑保護的銅進行蝕刻，最後再利用藥水將光阻劑去除，達成線路成形，達電性的完整性。 14.

(25) 100 µm. 450 µm. 0402電容 100 µm. 圖 2-7內藏離散式被動元件基板疊構(二). 15.

(26) (5) 內層自動光學檢驗(Inner Layer AOI)：他的原理是利用光學掃描實際上基板上的線路的成像，然後去比對設計時線路的長相是否有不一樣來判斷是否有短路或是斷路的問題。 (6) 多層板壓合(Lamination)(一)：放入電容，一般是在做為增加密度及電性考慮，材料是由介電層（樹脂 Resin 玻璃纖維 Glass fiber ）俗稱為 PP ; 但此時也是把被動元件電容放進介電層中隨著溫度慢慢上升、壓力越來越大，然後 PP 會開始溶化就像膠水一般會填入空隙內中，而後跟著溫度的下降，溶化的 PP 開始凝固連結上下金屬層，這次是為了要讓被動元件不會因 PP 溶化狀態時電容會移位，造成雷射打不到電容，所以在下層只放一層銅皮，然後再壓合之後斯開。 (7) 多層板壓合(Lamination)(二)：將下層再放進一張 PP 然後進行壓合動作。 (8) 雷射鑽孔( Laser Drill )：一般適用於高密度的產品上，雷射的孔徑可以只有 25~100um，可以選擇使用雷射貫穿基板或是選擇用於打穿層與層之間。在此是利用雷射的能力鑽穿上層與中間層的介電材料，以利於電鍍銅將電性完整。 (9) 電鍍銅( Cu Plating)：雙(多)層板完成鑽孔後即進行鍍通孔(Plated Through Hole , PTH) 步驟，其目的使孔壁上之非導體部份之樹脂及玻纖束進行金屬化 ( metalization )，之後再利用電鍍銅製程,完成足夠導電及焊接之金屬孔壁。 (10) 外層線路影像轉移(Out Layer Pattern)：經鑽孔及通孔電鍍後, 上下層已連通, 本製程是依線路設計，將光阻劑利用高溫熱壓與 BT 結合，在利用曝光機的 UV 光照射，透過底片的線路將在能量轉印在光阻劑上，然後在經過顯影藥水將沒有照到 UV 光的光阻劑铣掉，再經蝕刻藥水將沒有受到光阻劑保護的銅進行蝕刻，最後再利用藥水將光阻劑去除，達成線路程行，也以達電性的完整性。 (11) 外層自動光學檢驗(Out Layer AOI)：他的原理是利用光學掃描實際上基板上的線路的長相然後去比對設計時線路的長相是否有不一樣來判斷是否有短路 16.

(27) 或是斷路的問題。 (12) 防焊綠漆(S/M)：俗稱"綠漆",(Solder Mask or Solder Resist)，是利用油墨將留出基板上所有線路與銅面都覆蓋住，只裸露出欲進行打金線與植球球墊區域。其目的是防止濕氣及各種電解質的侵害使線路氧化而危害電氣性質、防止外來的機械傷害以維持板面良好的絕緣及加強線路間的絕緣性。 (13) 電鍍鎳金(Ni/Au Plating)：目的是將防焊綠漆開窗出欲打金線、植球區域進行電鍍鎳金，目前一般厚度要求為金厚 0.5~1.5um，鎳厚 5~15um。在電鍍鎳金製程中，由前處理製程、電鍍鎳與電鍍金所組成，前處理製程目的是去除板面的油脂，氧化物與粗化銅面使得到良好的銅鎳附著力，一般前處理製程是由清潔製程、微蝕製程與酸洗製程所組成。 (14) 成型(Router)：因 BGA 載板製作為固定尺寸基板上設計可容納最大量的單顆封裝載板後進行生產，成型目的即將固定尺寸基板進行裁切成條狀或顆狀尺寸供封裝廠進行封裝。完成後之樣品經過切片後，使用掃瞄式電子顯微鏡(SEM)觀察結構完整性，圖 2-9 為晶片電容使用上述製程內埋於構裝基板之 SEM 切面圖，由切面圖可看結構完整。圖 2-10 為本製程樣品之外觀正反面圖。. 17.

(28) 電容 (a)Material Release. Core板. (f)內層壓合(二). 電容. Core板. (b)鑽孔 (g)雷射鑽孔. 電容. Core板. (c)鍍銅 (h)鍍銅. Core板. 電容. Core板. (d)內層線路 (i)外層線路. 電容. Core板. 電容. (e)內層壓合(一) (j)綠漆圖 2-8內藏離散式被動元件基板製作流程(二) 18. Core板.

(29) 圖2-9：製程(二)之內埋晶片電容樣品SEM切面圖. 內埋被動元件電阻位置. (a) 基板正面. (b) 基板反面圖2-10：製程(二)內藏離散式被動元件基板樣品圖. 19.

(30) 2.5. 內藏離散式被動元件基板製作流程(三) 製程流程(三)與上述兩種製程最大的不同處，在於使用機械鑽孔取代雷射鑽. 孔。因為雷射鑽孔的成本比機械鑽孔的成本貴了約 50%，而且雷射鑽孔的產出比機械鑽孔的產出少了約 75%，如製程流程(三)成功，將可有效降低成本與大量生產。因為機械鑽孔必須從第一層直接鑽到第四層，為了可以跟埋在內層基材裡的電容相連通，內層跟外層的線路設計上會有些不同，在製作時也會多增加一次的線路製程。圖 2-11 為本製程結構示意圖。圖 2-12 為本結構之製程流程示意圖，將各製程步驟介紹如下： (1) 基板入料：基板工業是一種材料的基礎工業，是由介電層（樹脂 Resin ，玻璃纖維 Glass fiber ），及高純度的導體 (銅箔 Copper foil )二者所構成的複合材料（Composite material），而目前 BGA 基板主要基板材料是由日本三菱瓦斯化成公司(Mitsubishi Gas Chemical Co.)在 1980 年研製成功 BT 樹脂所製造提供。 (2) 內層機械鑽孔(Inner Layer MC Drilling)：鑽孔目的是將單面或雙面板鑽出通孔，以便後製程(鍍銅)後進行導通。雙面板鑽孔的製作是在下料之後直接進行非導通孔或導通孔的鑽孔,多層板則是在完成壓板之後才去鑽孔。 (3) 內層電鍍銅(Inner Layer Cu Plating)：內層板完成鑽孔後即進行鍍通孔 (Plated Through Hole , PTH) 步驟，其目的使孔壁上之非導體部份之樹脂及玻纖束進行金屬化( metalization )，之後再利用電鍍銅製程,完成足夠導電及焊接之金屬孔壁。 (4) 內層線路影像轉移(Inner Layer Pattern)：經鑽孔及通孔電鍍後, 上下層已連通, 本製程是依線路設計，將光阻劑利用高溫熱壓與 BT 結合，在利用曝光機的 UV 光照射，透過底片的線路將在能量轉印在光阻劑上，然後在經過顯影藥水將沒有照到 UV 光的光阻劑铣掉，再經蝕刻藥水將沒有受到光阻劑保護的銅進行蝕刻，最後再利用藥水將光阻劑去除，達成線路成形，以達電性的完整性。. 20.

(31) 100 um. 450 um. 0402電容. 100 um. 圖 2-11：內藏離散式被動元件基板疊構(三). 21.

(32) (5) 內層自動光學檢驗(Inner Layer AOI)：他的原理是利用光學掃描實際上基板上的線路的成像，然後去比對設計時線路的長相是否有不一樣來判斷是否有短路或是斷路的問題。 (6) 多層板壓合(Lamination)(一)：放入電容，一般是在做為增加密度及電性考慮，材料是由介電層（樹脂 Resin 璃纖維 Glass fiber ）俗稱為 PP ; 但此時也是把被動元件電容放進介電層中隨著溫度慢慢上升、壓力越來越大，然後 PP 會開始溶化就像膠水一般會填入空隙內中，而後跟著溫度的下降，溶化的 PP 開始凝固連結上下金屬層，這次是為了要讓被動元件不會因 PP 溶化狀態時電容會移位，造成雷射打不到電容，所以在下層只放一層銅皮，然後再壓合之後斯開。 (7) 內層電鍍銅(Inner Layer Cu Plating)：為了要第三層可以相連通。 (8) 內層線路影像轉移(Inner Layer Pattern)：製作第三層線路，為了可以跟外通孔相連接 (10) 多層板壓合(Lamination)(二)：將下層再放進一張 PP 然後進行壓合動作。 (12) 鑽孔( Drill )：在此是利用機械鑽孔的能力鑽穿上層與中間層的介電材料，以利於電鍍銅將電性得已完整。 (13) 電鍍銅( Cu Plating)：雙(多)層板完成鑽孔後即進行鍍通孔(Plated Through Hole , PTH) 步驟，其目的使孔壁上之非導體部份之樹脂及玻纖束進行金屬化 ( metalization )，之後再利用電鍍銅製程,完成足夠導電及焊接之金屬孔壁。 (14) 外層線路影像轉移(Out Layer Pattern)：經鑽孔及通孔電鍍後, 上下層已連通, 本製程是依線路設計，將光阻劑利用高溫熱壓與 BT 結合，在利用曝光機的 UV 光照射，透過底片的線路將在能量轉印在光阻劑上，然後在經過顯影藥水將沒有照到 UV 光的光阻劑铣掉，再經蝕刻藥水將沒有受到光阻劑保護的銅進行蝕刻，最後再利用藥水將光阻劑去除，達成線路程行，也以達電性的完整性。 22.

(33) (15) 外層自動光學檢驗(Out Layer AOI)：他的原理是利用光學掃描實際上基板上的線路的長相然後去比對設計時線路的長相是否有不一樣來判斷是否有短路或是斷路的問題。 (16) 防焊綠漆(S/M)：俗稱"綠漆",(Solder Mask or Solder Resist)，是利用油墨將留出基板上所有線路與銅面都覆蓋住，只裸露出欲進行打金線與植球球墊區域。其目的是防止濕氣及各種電解質的侵害使線路氧化而危害電氣性質、防止外來的機械傷害以維持板面良好的絕緣及加強線路間的絕緣性。 (17) 電鍍鎳金(Ni/Au Plating)：目的是將防焊綠漆開窗出欲打金線、植球區域進行電鍍鎳金，目前一般厚度要求為金厚 0.5~1.5um，鎳厚 5~15um。 (18) 成型(Router)：因 BGA 載板製作為固定尺寸基板上設計可容納最大量的單顆封裝載板後進行生產，成型目的即將固定尺寸基板進行裁切成條狀或顆狀尺寸供封裝廠進行封裝。完成後之樣品經過切片後，使用掃瞄式電子顯微鏡(SEM)觀察結構完整性，圖 2-13 為晶片電容使用上述製程內埋於構裝基板之 SEM 切面圖，由切面圖可看結構完整。圖 2-14 為本製程樣品之外觀正反面圖。. 23.

(34) 電容 (a)Material Release (g)線路成形. 電容 (b)鑽孔 (h)壓合. (c)鍍銅. 電容 (i)鑽孔. (d)內層線路. C o r e. 電容 (j)鍍銅. 電容電容 (e)內層壓合(一) (k)外層線路. 電容. 電容. (L)綠漆. (f)鍍銅. 圖2-12：內藏離散式被動元件基板製作流程(三). 24.

(35) 圖2-13：製程(三)之內埋晶片電容樣品SEM切面圖. 內埋一個被動元件電阻. (a) 基板正面. (b) 基板反面圖2-14：製程(三)內藏離散式被動元件基板樣品圖 25.

(36) 2.6. 對照組基板製作比對組為設計相同的四層板疊構，離散式晶片電容不採用內埋型式，而是將. 電容利用表面黏著技術直接黏著於構裝載板表面，作為電容 SMT 在基板的表面與內埋在基板內之電性及製程可靠性分析比較用。圖 2-15 及 2-16 分別為本製程樣品晶片電容上板前後示意圖。詳細製程流程詳述如下： (1) 基板入料：基板工業是一種材料的基礎工業，是由介電層（樹脂 Resin ，玻璃纖維 Glass fiber ），及高純度的導體 (銅箔 Copper foil )二者所構成的複合材料（Composite material），而目前 BGA 基板主要基板材料是由日本三菱瓦斯化成公司(Mitsubishi Gas Chemical Co.)在 1980 年研製成功 BT 樹脂所製造提供。 (2) 內層機械鑽孔(Inner Layer MC Drilling)：鑽孔目的是將單面或雙面板鑽出通孔，以便後製程(鍍銅)後進行導通。雙面板鑽孔的製作是在下料之後直接進行非導通孔或導通孔的鑽孔,多層板則是在完成壓板之後才去鑽孔。 (3) 內層電鍍銅(Inner Layer Cu Plating)：內層板完成鑽孔後即進行鍍通孔 (Plated Through Hole , PTH) 步驟，其目的使孔壁上之非導體部份之樹脂及玻纖束進行金屬化( metalization )，之後再利用電鍍銅製程,完成足夠導電及焊接之金屬孔壁。 (4) 內層線路影像轉移(Inner Layer Pattern)：經鑽孔及通孔電鍍後, 上下層已連通, 本製程是依線路設計，將光阻劑利用高溫熱壓與 BT 結合，在利用曝光機的 UV 光照射，透過底片的線路將在能量轉印在光阻劑上，然後在經過顯影藥水將沒有照到 UV 光的光阻劑铣掉，再經蝕刻藥水將沒有受到光阻劑保護的銅進行蝕刻，最後再利用藥水將光阻劑去除，達成線路程行，也以達電性的完整性。 (5) 內層自動光學檢驗(Inner Layer AOI)：他的原理是利用光學掃描實際上基板上. 26.

(37) 的線路的成像，然後去比對設計時線路的長相是否有不一樣來判斷是否有短路或是斷路的問題。 (6) 多層板壓合(Lamination)：一般是在做為增加密度及電性考慮，材料是由介電層（樹脂 Resin ，玻璃纖維 Glass fiber ）俗稱為 PP ; 但此時也是把被動元件電容放進介電層中隨著溫度慢慢上升、壓力越來越大，然後 PP 會開始溶化就像膠水一般會填入空隙內中，而後跟著溫度的下降，溶化的 PP 開始凝固連結上下金屬層。 (7) 雷射鑽孔( Laser Drill )：一般適用於高密度的產品上，雷射的孔徑可以只有 25~100um，可以選擇使用雷射貫穿基板或是選擇用於打穿層與層之間。在此是利用雷射的能力鑽穿上層與中間層的介電材料，以利於電鍍銅將電性得已完整。 (8) 電鍍銅( Cu Plating)：雙(多)層板完成鑽孔後即進行鍍通孔(Plated Through Hole , PTH) 步驟，其目的使孔壁上之非導體部份之樹脂及玻纖束進行金屬化 ( metalization )，之後再利用電鍍銅製程,完成足夠導電及焊接之金屬孔壁。 (9) 外層線路影像轉移(Out Layer Pattern)：經鑽孔及通孔電鍍後, 上下層已連通, 本製程是依線路設計，將光阻劑利用高溫熱壓與 BT 結合，在利用曝光機的 UV 光照射，透過底片的線路將在能量轉印在光阻劑上，然後在經過顯影藥水將沒有照到 UV 光的光阻劑铣掉，再經蝕刻藥水將沒有受到光阻劑保護的銅進行蝕刻，最後再利用藥水將光阻劑去除，達成線路程行，也以達電性的完整性。 (10) 外層自動光學檢驗(Out Layer AOI)：他的原理是利用光學掃描實際上基板上的線路的長相然後去比對設計時線路的長相是否有不一樣來判斷是否有短路或是斷路的問題。 (11) 防焊綠漆(S/M)：俗稱"綠漆",(Solder Mask or Solder Resist)，是利用油墨將留出基板上所有線路與銅面都覆蓋住，只裸露出欲進行打金線與植球球墊區域。其目的是防止濕氣及各種電解質的侵害使線路氧化而危害電氣性質、防止 27.

(38) 外來的機械傷害以維持板面良好的絕緣及加強線路間的絕緣性。 (12) 電鍍鎳金(Ni/Au Plating)：目的是將防焊綠漆開窗出欲打金線、植球區域進行電鍍鎳金，目前一般厚度要求為金厚 0.5~1.5um，鎳厚 5~15um。電鍍金：目的是供在封裝製程打金線使 BGA 載板與晶片(Chip)導通。 (13) 成型(Router)：因 BGA 載板製作為固定尺寸基板上設計可容納最大量的單顆封裝載板後進行生產，成型目的即將固定尺寸基板進行裁切成條狀或顆狀尺寸供封裝廠進行封裝。. 銅墊，要SMT電容的位置. 圖2-15：一般基板正面. 28.

(39) 0402 電容. 圖2-16：SMT上電容的基板. 29.

(40) 2.7. 內藏離散式被動元件基板成果確認在內埋式基板製作過程之中，為確保樣品功能完整及製程完善，最主要需要. 觀察注意的地方分為下列幾項: z 被動元件與內層基材的結合性。 z雷射鑽孔與被動元件的位置及深度。 z被動元件與相連銅層的接合性。 2.7.1 內藏離散式被動元件基板製作流程參數(一)及注意事項: 製程壓合參數使用如圖 2-17 之條件狀況，採用此一壓合條件產生之樣品經由切研磨，觀察切面確定被動元件與內層基材結合性質狀況，從圖 2-18 中可以看見被動元件與內層基材的結合性是良好的，並沒有分層的現象發生，而所壓合之後的 PP 厚度大約為 121~130um，表 2-2 及圖 2-19 為使用品質統計分析軟體 Jump，分析介質 PP 厚度之結果，作為生產製造品質控管之依據。. 圖2-17：多層板壓合參數(一). 30.

(41) 圖2-18：多層板壓合參數(一)之後，被動元件與內層材料之狀況. 31.

(42) 表2-2：多層板壓合厚度製程(一). Expect Depth = 125. +/- 10 um. Ave. Depth : L = 120.825 um, R = 120.166 um Cpk : L = 0.155 , R = 0.138. L060922134-*Top - L. USL. LSL. 90. 100 110 120 130 140 150 160. Capability Analysis. Moments. Quantiles 100.0% maximum 99.5% 97.5% 90.0% 75.0% quartile median 50.0% 25.0% quartile 10.0% 2.5% 0.5% 0.0% minimum. 154.60 154.60 152.28 139.20 128.90 120.10 111.30 107.00 99.92 99.00 99.00. Mean Std Dev Std Err Mean upper 95% Mean lower 95% Mean N. 120.825 12.489476 1.8027006 124.45157 117.19843 48. Specification Lower Spec Limit Upper Spec Limit Spec Target. Value 115 135 .. Portion % Actual Below LSL 43.7500 Above USL 12.5000 Total Outside 56.2500. Overall, Sigma = 12.4895. -3s. Mean LSL. USL. 140. 120. 100. 80. +3s. 160. Capability CP CPK CPM CPL CPU. Index Lower CI Upper CI 0.267 0.213 0.321 0.155 0.056 0.255 . . . 0.155 0.055 0.254 0.378 0.256 0.498. Portion Below LSL Above USL Total Outside. Percent PPM Sigma Quality 32.0467 320467.24 1.966 12.8197 128196.98 2.635 44.8664 448664.22 1.629. Benchmark Z Z Bench Z LSL Z USL. Index 0.129 0.466 1.135. L060922134-*Top - R Moments. Quantiles. LSL. 100. 110. 120. USL. 130. 140. 150. 100.0% maximum 99.5% 97.5% 90.0% 75.0% quartile median 50.0% 25.0% quartile 10.0% 2.5% 0.5% 0.0% minimum. 145.40 145.40 145.40 138.21 130.95 118.60 110.30 104.99 100.23 100.00 100.00. 120.16667 Mean 12.513726 Std Dev 1.8062007 Std Err Mean upper 95% Mean 123.80027 lower 95% Mean 116.53306 48 N. Capability Analysis Specification Lower Spec Limit Upper Spec Limit Spec Target. Value 115 135 .. Portion % Actual Below LSL 37.5000 Above USL 14.5833 Total Outside 52.0833. Overall, Sigma = 12.5137. -3s. Mean LSL. 80. 100. 120. +3s USL. 140. 160. Capability CP CPK CPM CPL CPU Portion Below LSL Above USL Total Outside. Percent PPM Sigma Quality 33.9847 339847.28 1.913 11.7937 117936.57 2.685 45.7784 457783.85 1.606. Benchmark Z Z Bench Z LSL Z USL. Index 0.106 0.413 1.185. 圖2-19：以Jump 軟體分析製程參數(一)基板的厚度 32. Index Lower CI Upper CI 0.266 0.213 0.320 0.138 0.039 0.236 . . . 0.138 0.039 0.235 0.395 0.270 0.517.

(43) 2.7.2 內藏離散式被動元件基板製作流程參數(二)及注意事項製程壓合參數使用如圖 2-20 之條件狀況，採用此一壓合條件產生之樣品經由切研磨，觀察切面確定被動元件與內層基材結合性質狀況，從圖 2-21 中可以看見被動元件與內層基材的結合性是良好的，並沒有分層的現象發生，而所壓合之後的 PP 厚度大約為 107~133um，表 2-3 及圖 2-22 為使用品質統計分析軟體 Jump，分析介質 PP 厚度之結果。. 圖2-20：多層板壓合參數(二). 33.

(44) 圖2-21：多層板壓合參數(二)之後，被動元件與內層材料之狀況. 34.