微模仁的溫度與壓力感測功能之開發

國

立

交

通

大

學

機械工程學系

碩士論文

微模仁的溫度與壓力感測功能之開發

The Development of Temperature and Pressure

Sensing Function of Micro-Mold

研 究 生：江忠晉

指導教授：陳仁浩 教授

微模仁的溫度與壓力感測功能之開發

The Development of Temperature and Pressure Sensing Function of Micro-Mold 研 究 生：江忠晉 Student：Chung-Chin Chiang 指導教授：陳仁浩 Advisor：Ren-Haw Chen 國立交通大學 機械工程學系 碩 士 論 文 A Thesis

Submitted to Institute of Mechanical Engineering College of Engineering

National Chiao Tung University in partial Fulfillment of the Requirements

for the Degree of Master of Science

in

Mechanical Engineering June 2006

Hsinchu, Taiwan, Republic of China 中華民國九十五年六月

微模仁的溫度與壓力感測功能之開發

研究生：江忠晉 指導教授：陳仁浩 教授 國立交通大學機械工程學系

摘 要

微成形技術成為微機電元件大量且廉價生產的主要方式，然而成 形品之良窳往往決定於其溫度與壓力的操作策略，以避免脫膜時的夾 持應力及剪應力造成微結構的破壞及成形品的扭曲變形。為有效監控 成形過程的溫度與壓力，外接式的溫度與壓力感測器已無法滿足微成 形所需的局部且微細尺寸感測，本研究將開發嵌入式溫度與壓力感測 元件，以期將來在製作微模仁過程中，整合於其內，進行更有效的監 控，進而掌握成形條件。 本研究中將充分利用微機電製程進行溫度與壓力感測器的製 作。以LPCVD 沉積技術在矽基表面進行多晶矽薄膜沉積，並以離子 佈植之技術將硼離子植入多晶矽作為感測材料，溫度感測器植入硼離 子濃度 5×1014atoms/cm-2，使具有高度且線性的溫度阻抗系數；壓力 感測器植入硼離子濃度5×1015 atoms/cm-2，使具有相當低的溫度阻抗 系數，避免進行壓力量測時，阻值受到溫度變化而影響，失去壓力量 測的準確度。此外，亦對多晶矽感測線路的幾何形狀進行探討，以求 得具有最佳感測靈敏度的線長與線寬。

The Development of Temperature and Pressure Sensing

Function of Micro-Mold

Student：Chung-Chin Chiang Advisor：Ren-Haw Chen Institute of Mechanical Engineering

National Chiao Tung University Abstract

Micro-molding technology is the main solution used to manufacture the large-surface area, low-cost, high precision and high quality plastic microstructure. In the molding process, temperature and pressure controls are two of the most important factors to affect the qualities of the microstructures. A suitable controlling strategy of these two

parameters could make the micro-molded microstructures free from fracture. In order to monitor and control the temperature and pressure actually in the micro-molding process, the embedded temperature and pressure sensors were investigated and fabricated in this thesis.

MEMS process was employed to develop the embedded temperature and pressure sensors which will be integrated in the micro-mold insert in the future. The (110) P-type silicon wafer were used as the substrates. On these substrates, LPCVD (Low Pressure Chemical Vapor Deposition) was utilized to deposit Poly-silicon films implanted boron ions with different concentrations as temperature and pressure sensors,

respectively. The temperature sensor was fabricated by implanting boron ions into the poly-silicon film with 5×1014 atoms/cm-2 to have high

temperature response and low pressure response. Oppositely, the pressure sensor was obtained by implanting boron ions into the poly-silicon film with 5×1015 atoms/cm-2 to have low temperature response and high pressure response. Furthermore, the relationship between the sensitivity and the geography of the sensing resistors was investigated and the most sensitive design was found.

誌謝

倏忽，兩年研究生的生活已到了尾聲，回顧這兩年來的收穫，無 論在學識的長進、研究的能力以及許許多多的待人接物，都著實讓我 體驗與學習甚豐，而要感謝的人太多，不該只是謝天。 首要感謝的，必然是指導教授陳仁浩老師，讓我從懵懵懂懂的研 究所新生，逐漸地了解做研究的精神，同時在面對研究瓶頸與問題 時，能夠給予我許多建議與方向，讓我的視野更遼闊，而這些指導， 不僅促使我的研究與論文得以順利完成，更影響了我的人生觀、做事 的態度與看事情的角度。此外，也要感謝口試委員洪景華老師與徐瑞 坤老師，對於我的研究給予許多意見與指導，讓本論文更完整。 實驗室的所有成員，因為有你們，讓我的研究所生活過得更豐富 也更完整。感謝劉安誠學長在實驗實作上給予許多的機會進行學習與 操作，同時提供許多豐富的經驗與意見，讓我能夠在研究設計上思考 得更加周全。感謝盧明初學長，不僅在研究上給予寶貴且實在的建 議，也時常在研究之餘，一同構思研究架構與規劃，落實了研究融入 生活的理想概念。感謝旭昌與筱雯在研究與生活上一同陪伴我成長， 能夠互相協助，共同討論研究，讓彼此更精進。也感謝沛原在課業的 修習上伴我成長。畢業的碩士班學長，坤宏、濬賢及訓國學長，也給 了我許多寶貴的經驗與建議，都是相當受用的。同時實驗室裡的學弟 妹，春貴、振家與悅慈也讓我的實驗室生活更充滿了活力與歡樂。 感謝成功大學與大學時代的同學們，豐富了我最燦爛的四年大學 生活，精彩有趣的體驗，讓我在研究與生活的構想上有更多天馬行空 的想法，人生也變得更多采多姿。 最後，謹將我的研究成果與本論文，獻給我最親愛的家人，我的 爺爺、奶奶、爸爸、媽媽。因為有你們的用心栽培與無盡的包容關愛， 才能讓我這麼順利的完成人生的這個階段。謝謝你們，我生命中最重 要的人們。

目錄

中文摘要... I 英文摘要...II 誌謝...III 目錄... IV 表目錄... VII 圖目錄...VIII 第一章 緒論...1 1.1 研究背景...1 1.1.1 微機電系統沿革與發展...1 1.1.2 微成形技術之發展...2 1.1.3 微感測器之發展...3 1.2 文獻探討...5 1.2.1 微成形...5 1.2.2 溫度感測...5 1.2.3 壓力感測...6 1.3 研究動機與目的...8 1.4 研究方法...9 第二章 感測原理...10 2.1 熱阻式溫度感測原理...10 2.2 離子佈植之能量與掺雜濃度...12 2.3 壓阻式壓力感測原理...14 2.4 壓阻特性...15 第三章 實驗設備...24 3.1 半導體製程設備...24 3.2 溫度與壓力量測校正設備...27 第四章 微溫度與壓力感測器製作程序與校正...35 4.1 晶片製程原理與技術...35

4.1.1 晶片清洗製程...35 4.1.2 化學氣相薄膜沉積製程...36 4.1.3 微影製程...38 4.1.4 蝕刻製程...41 4.1.5 掺雜製程...42 4.2 晶片製作程序...45 4.2.1 光罩設計...45 4.2.2 製程順序...45 4.3 感測功能校正...47 4.3.1 溫度校正...47 4.3.2 壓力校正...47 第五章 實驗結果與討論...56 5.1 晶片製程結果與討論...56 5.1.1 多晶矽感測線路之製作與短路預防...56 5.1.2 晶片經離子佈植後之退火與量測評估...57 5.1.3 多晶矽感測線路之理論值與實際值...58 5.2 多晶矽溫度感測器之校正...59 5.2.1 多晶矽感測器對溫度之響應特性...59 5.2.2 佈植濃度與線路幾何對多晶矽感測器的溫度響應性 影響 61 5.3 多晶矽壓力感測器之校正...63 5.3.1 多晶矽感測器對壓力之響應特性...63 5.3.2 佈植濃度與線路幾何對多晶矽感測器的溫度響應性 影響 64 第六章 結論與未來展望...85 6.1 晶片製程成果...85 6.2 溫度校正...85 6.3 壓力校正...86 6.4 未來發展目標...86

附錄一 電阻之理論與實驗值 ...88 附錄二 電阻變化率與線寬關係圖 ...89 參考文獻...90

表目錄

表4-1 RCA clean 清洗流程...48 表4-2 微影製程參數與流程 ...49

圖目錄

圖2-1 感測元件關係圖 ...18 圖2-2 掺雜濃度對片電阻的影響[26] ...18 圖2-3 掺雜濃度對載子移動性的影響[26] ...18 圖2-4 掺雜濃度與 ΔR/R-T 關係圖[26] ...19 圖2-5 掺雜濃度-TCG 關係圖[28] ...19 圖2-6 離子佈植之縱向與橫向高斯分布圖[29] ...20 圖2-7 離子植入能量與投射距離關係圖[29] ...20 圖2-8 離子佈植能量與投射變動及側向變動關係圖[29] ...21 圖2-9 體型加工之隔膜式壓力感測器 ...21 圖2-10 面型加工之隔膜式壓力感測器 ...22 圖2-11 小變形量之多晶矽壓力感測器 ...22 圖2-12 電阻形狀與受力方向示意圖 ...22 圖2-13 硼離子植入濃度與壓阻係數關係圖[23] ...23 圖3-1 濕式工作台 ...28 圖3-2 氧化擴散系統 ...28 圖3-3 低壓化學氣相沉積系統 ...28 圖3-4 雷射圖形產生系統 ...29 圖3-5 光阻塗佈機 ...29 圖3-6 光罩對準曝光機 ...29 圖3-7 多功能烤箱 ...30 圖3-8 光學顯微鏡 ...30 圖3-9 複晶矽活性離子蝕刻系統 ...31 圖3-10 四點探針 ...31 圖3-11 薄膜測厚儀 ...32 圖3-12 資料擷取系統 ...32 圖3-13 加熱盤 ...33 圖3-14 熱電藕 ...33

圖3-15 壓力指示器 ...34 圖4-1 正光阻與負光阻示意圖 ...50 圖4-2 底切現象 ...50 圖4-3 電極槽光罩 ...51 圖4-4 感測線路光罩 ...51 圖4-5 感測線寬與線長參數表 ...52 圖4-6 晶片製作流程 ...53 圖4-7 KOH 蝕刻液溫度與蝕刻速率對照圖 ...53 圖4-8 晶片溫度校正系統 ...54 圖4-9 晶片壓力校正系統 ...55 圖5-1 晶片完成圖 ...66 圖5-2(a) 蝕刻不足之多晶矽感測線路圖...66 圖5-2(b) 過蝕刻之多晶矽感測線路圖 ...67 圖5-3 多晶矽感測線路蝕刻圖 ...67 圖5-4 離子佈植濃度條件為 5×1015 atoms/cm2的晶片在退火前的電阻 分布圖...68 圖5-5 離子佈植濃度條件為 5×1014 atoms/cm2的晶片在退火後的電阻 分布圖...68 圖5-6 離子佈植濃度條件為 5×1015 atoms/cm2的晶片在退火後的電阻 分布圖...69 圖5-7(a) 5×1014 atoms/cm2，線長 5.5×103μm 之電阻-溫度圖...69 圖5-7(b) 5×1014 atoms/cm2，線長 2.62×104μm 之電阻-溫度圖 ...70 圖5-7(c) 5×1014 atoms/cm2，線長 3.32×104μm 之電阻-溫度圖 ...70 圖5-7(d) 5×1014 atoms/cm2，線長 5.62×104μm 之電阻-溫度圖 ...71 圖5-8(a) 5×1015 atoms/cm2，線長 5.5×103μm 之電阻-溫度圖...71 圖5-8(b) 5×1015 atoms/cm2，線長 2.62×104μm 之電阻-溫度圖 ...72 圖5-8(c) 5×1015 atoms/cm2，線長 3.32×104μm 之電阻-溫度圖 ...72 圖5-8(d) 5×1015 atoms/cm2，線長 5.62×104μm 之電阻-溫度圖 ...73 圖5-9 多晶矽感測器升溫七次之電阻-溫度圖...73

圖5-10 多晶矽感測器降溫七次之電阻-溫度圖...74 圖5-11 多晶矽感測器升溫七次之電阻變化率-溫度圖...74 圖5-12 多晶矽感測器降溫七次之電阻變化率-溫度圖 ...75 圖5-13 多晶矽感測器升溫降溫之電阻變化率-溫度圖 ...75 圖5-14 多晶矽感測器週期性升溫降溫之電阻-溫度圖 ...76 圖5-15 多晶矽感測器週期性升溫之阻值偏移比例圖...76 圖5-16 電阻變化率與線長關係圖 ...77 圖5-17 電阻變化率與線寬關係圖 ...77 圖5-18(a) 5×1014 atoms/cm2，線長5.5×103μm 之電阻-壓力圖 ...78 圖5-18(b) 5×1014 atoms/cm2，線長2.62×104μm 之電阻-壓力圖 ...78 圖5-18(c) 5×1014 atoms/cm2，線長3.32×104μm 之電阻-壓力圖 ...79 圖5-18(d) 5×1014 atoms/cm2，線長5.62×104μm 之電阻-壓力圖 ...79 圖5-19(a) 5×1015 atoms/cm2，線長5.5×103μm 之電阻-壓力圖 ...80 圖5-19(b) 5×1015 atoms/cm2，線長2.62×104μm 之電阻-壓力圖 ...80 圖5-19(c) 5×1015 atoms/cm2，線長3.32×104μm 之電阻-壓力圖 ...81 圖5-19(d) 5×1015 atoms/cm2，線長5.62×104μm 之電阻-壓力圖 ...81 圖5-20 多晶矽感測器施壓四次之電阻-壓力圖...82 圖5-21 多晶矽感測器降壓四次之電阻-壓力圖...82 圖5-22 多晶矽感測器施壓四次之電阻變化率-壓力圖 ...83 圖5-23 多晶矽感測器降壓四次之電阻變化率-壓力圖 ...83 圖5-24 多晶矽感測器施壓降壓之電阻變化率-壓力圖 ...84 圖5-25 電阻變化率與線寬關係圖 ...84

第一章 緒論

1.1 研究背景

1.1.1 微機電系統沿革與發展

“There’s plenty of room at the bottom. ”，物理大師 Richard P. Feynman 博士在 1959 年美國物理年會所發表的專題演講，為微機電 系統(Micro-Electro-Mechanical System)的發軔起了一個輪廓[1]。往後 數十年，由最初將機器微小化(Miniaturization)的概念，進展到單一功 能微元件的開發，乃至於多功能微元件與積體電路的整合，使微機電 系統的發展愈臻成熟。微機電系統的尺寸定義可由 1mm 至 1μm，最 初微機電系統的應用原理與範圍以機械與電子、電機為主軸建構而 成，隨著技術的進步與諸多領域的投入研究，使得微機電系統已成為 一門融合光學、機械、電子、電機、材料、化學、生物醫學之整合性 科技。微系統(Microsystem Technology)通常則定義為，由微機電系統 所構成之特定功能的工程系統，歐洲地區與日本一般以微系統(MST) 泛稱微機電系統[2]。 微機電系統的主要特點在於「整合性」及「微小化」。除了整合 性良好，能應用於各領域以解決問題外，微小化使微機電系統具備了 許多突破傳統的優點。諸如：低質量與低慣性，使系統移動速度更快， 靈敏度提高；低質量也使與之成反比的共振頻率大幅提高，避免了許 多系統共振的困擾；微機電系統的體積小，精準度與穩定度皆高，相 當適用於精密系統的應用，如醫藥、手術或航太科技；微機電系統批 量生產的特性，讓產品能夠低價而大量生產，有效降低成本。基於許 多有別於傳統的優越性，使得微機電系統的競爭力變得不可忽視，世 界各國無不致力投入研究[3]。 微機電系統的加工也因為微小化而有別於傳統機械加工，如切 削、銑、鉋、銲等，都無法直接沿用。應用在微機電系統加工的技術 通常稱為微加工(Micromachining)或微製造(Microfabrication)，多數的 微製造技術皆流用自1950 年代開始發展且臻致成熟的薄膜沉積(Thin Film Deposition)、微影(Lithography)、蝕刻(Etching)、掺雜(Doping)、

氧化(Oxidation)、熱處理等半導體製程技術[4]，亦有其他如 LIGA 技 術 、 能 量 束 加 工 (Beam-Machining) 、 微 放 電 加 工 技 術 (Micro-Electro-Discharge Machining)等應用各種不同原理之微加工技 術。矽基製程中包括面型微加工(Surface Micromachining)、體型微加 工(Bulk Micromachining)，面型加工由下而上(Bottom Up)以物理與化 學沉積薄膜於基材(Substrate)上，逐層堆疊，再利用蝕刻技術定義出 所需結構，不傷及基材本體；體型加工則由上而下(Top Down)，以蝕 刻技術直接對基材進行加工，以得到所需結構。LIGA 技術及類 LIGA 技術則分別利用同步輻射 X 光源及較廉價的 UV 光源進行微影，並 配合微電鑄(Micro-Electroforming)或微成形技術(Micromolding)進行 微結構的製作[5]。 1.1.2 微成形技術之發展 微加工方法發展至今，許多技術已然成熟，然而以前述方法製造 微結構，卻往往因為加工成本過高，生產性低以及重現性不佳等諸多 缺點，而不易獲得更廉價、大量且品質均勻的產品。微成形製程的出 現，不啻是為追求低價量產且品質穩定的微元件，找到一條最佳的解 決之道。 微成形(Micro-Molding)技術乃以微模具(Micro-Mold,Micro-Die) 進行微結構的製造，材料應用範圍廣泛，包含高分子、陶瓷粉末等， 以 塑 膠 為 成 形 材 料 而 言 ， 主 要 可 分 為 微 熱 壓 成 形(Micro-Hot Embossing)、射出成形(Micro-Injection Molding)及輥壓(Rolling)、光聚 合法(Photopolymerization)等。高分子微成形取代一般微加工的優勢在 於(1) 能 製 造 低 成 本 且 大 面 積 的 成 形 品 、 (2) 可 輕 易 地 大 量 複 製 (Replication)高精確度之成形品、(3)可依不同應用性，選擇不同性質 之高分子材料，選用範圍廣闊、(4)幾何變化的容忍性高，如高深寬 比、各種幾何形狀[6][7]。微熱壓成形則有其獨特優點，如低材料流 動性(Low Material Flow)、低流率(Low Flow Rate)以避免內應力的產 生，讓微細結構得以輕易製造[8]。

1.1.3 微感測器之發展 微成形製程中，溫度與壓力的控制扮演著舉足輕重的角色，適時 且適當的在成形製程中對溫度與壓力進行調整與控制，絕對是成形品 質良窳與否的重要因素，欲對製程中的溫度與壓力進行控制，第一步 就是需能夠量測到正確的溫度和壓力值。然而有別於傳統，微小化後 的成形製程，感測元件的尺寸受到限制而成為量測的一大問題，許多 發展已久的溫度和壓力感測器因為體積過大而無法深入微模仁的關 鍵位置進行量測，是以本研究欲發展之內嵌式微感測器也應運而生。 電子式感測器將欲量測之物理變化量轉換成電子訊號，並由電腦 進行數據處理，以利於整個系統的數據監視，甚至更進一步地做即時 控制。由於具備此優點，電子式感測器取代傳統體積大、讀取數值不 便之感測器，得以輕易進行動態量測且精確度更為提升。隨前述之微 機電及半導體技術的進步，感測器的微小化亦成為一齣不可或缺的戲 碼，微小化的感測器大幅提升量測的空間解析度，且共振頻率的提 高，也避免了許多與系統共振的困擾。 微壓力感測器具低成本，高靈敏度，低遲滯(Hysteresis)等優點， 也是最早被商業化的微機電產品，其中又以應用於汽車及航太工業最 為廣泛。微壓力感測器主要製作方式以矽基材料之微加工為主，利用 材料因壓力產生之應變，再依各種不同的傳感原理轉換成電子訊號， 大 致 可 分 為 壓 阻 式(Piezoresistive Sensing) 、 電 容 式 (Capacitive Sensing)、共振式(Resonating Sensing)等數種。電容式微壓力感測器在 受力後薄膜變形，兩薄膜間距改變，導致電容值改變，藉此量得訊號 變化，此類壓力感測器優點在於對溫度靈敏度低，缺點則在於電壓與 電容改變呈非線性[9]。共振式微壓力感測器則以製作振動樑，通以 電流使其產生共振，承受應力時，改變其振動頻率，並轉換為電子訊 號以量測，此類壓力感測器優點乃對於溫度變化有相當高的穩定性； 應力與頻率亦有相當高的線性關係，然而其缺點在於造價昂貴且封裝 難度高[10]。 壓阻式微壓力感測器則利用受壓時感測器分子結構的小變形或

巨觀之大變形，導致電阻的改變，藉由擷取電阻的變化與壓力變化相 對應，即能完成壓力量測。常用之壓阻感測器多以矽基材料為主，因 矽基材料容易整合於積體化的單晶片上，且具有低成本等諸多優點， 而其缺點乃在於對溫度之靈敏性偏高。 溫度感測器的應用原理眾多，常用如熱敏電阻(Thermistor)，熱電 藕(Thermal Couple)。熱敏電阻其電阻值隨溫度變化，依不同的變化 曲線可分為三類，正溫度係數(Positive Temperature Coefficient,PTC)、 負溫度係數(Negative Temperature Coefficient,NTC)、臨界溫度電阻 (Critical Temperature Resistor,CTR)。PTC 之電阻隨溫度上升而上升， 使用材料以鈦酸鋇系列為主；NTC 之電阻隨溫度上升而下降，主要 材料有錳、鎳、鈷等；CTR 則以氧化釩、硫化銀等材質製作，具有 開關特性，可作為防止過熱之開關。常用之熱敏電阻以NTC 為主。 熱電耦乃是將兩種不同金屬連接在一起，因其擁有不同之自由電 子數，在溫度變化時，接觸面的自由電子移動產生電位差，藉以得到 電位差與溫度變化的關係曲線，熱電藕材料多以鎳鉻合金、鎳錳合 金、康銅等金屬為主。

1.2 文獻探討 1.2.1 微成形 微熱壓成形的技術上，黃重凱提出以熱電阻設置於微模仁中，通 入電流使之發熱，做為控制微模仁溫度的熱源，在熱壓溫度由 140° C 降溫到開模 70°C 時，對模仁施以熱回饋，維持適當模溫，可使材 料充填完全，轉印效果更佳[11]。蘇濬賢更深入指出，微熱壓成形的 冷卻保壓階段施以熱回饋，可改善微結構的脫膜破壞，並發現在接近 熱壓材料之玻璃轉移溫度降至保壓結束這段時間加熱，微結構能順利 且完整地脫膜[12]。 1.2.2 溫度感測 羅國綸根據傳統的熱電藕溫度感測原理，利用半導體技術上以濺 鍍方式沉積鉻、鋁等金屬，以量測射出塑料的溫度，以因應模具內體 積小、高溫、高壓且具腐蝕性的環境[13]。 黃重凱利用單晶矽植入磷離子，試圖找出溫度與電阻以及壓力與 電阻的關係曲線，以進行溫度與壓力的量測，進一步控制成形條件 [11]。由 Helmut F. Wolf 繪製的溫度與阻值關係圖，可清楚看出 N-type

與P-type 單晶矽之阻值對應溫度的上升，會依掺雜濃度不同而在不同 溫度點有正負溫度係數的轉變，以掺雜濃度 1014atoms/cm-2的 P-type 單晶矽為例，約150°C 以下為正溫度係數，150°C 則轉為負溫度係數 [14]。 早在1968 年，W. M. Bullis 等，對非本徵(extrinsic)鍺和矽兩種基 質進行硼、鋁、鎵、磷、砷、銻等掺雜以進行改質，並依溫度係數之 數值計算，繪出各掺雜後材質的阻值與溫度係數關係圖，其中掺雜磷 與硼的矽底材在阻值約 10-2~1.5×10-2Ω-cm 時，溫度係數會有正負之 分，在此範圍以下為負溫度係數，此範圍以上為正溫度係數。比較之 下，掺雜鋁的矽底材其溫度係數小於掺雜硼之矽底材[15]。 D.Grgec 表示，多晶矽薄膜掺雜磷或砷在高溫時具有不穩定的特 性，故一般模擬與製程多以硼為掺雜材料[16]。多晶矽製作溫度感測 器之技術方面，Z. Bendekovic、P. Biljanovic 等人以數值模擬方式發

現多晶矽晶粒大於100nm，掺雜硼濃度超過 1018cm－3

，具有正溫度阻 抗系數(Positive Temperature Coefficient of Resistence )，但同時也指出 晶粒大小卻非影響溫度阻抗系數之關鍵因素，指出掺質濃度大於

1019cm-3且晶粒大於 1μm 之多晶矽對於溫度變化，將具有較佳之線

性度[17]。O. Zucker W. Langheinrich 等人以離子佈植(ion implantation)

方式，對多晶矽施以不同濃度之硼離子，發現低硼濃度植入(1014cm-2) 的電阻器(resistor)具有負且高度非線性的溫度係數，隨著植入濃度的 增加，溫度係數逐漸轉小，當植入濃度達到3.72×1015cm-2，溫度係數 趨近於零[18]。 1.2.3 壓力感測 微壓力感測器應用材料廣泛，往往依據不同需求與量測範圍，發 展出各種不同的材料與微結構的設計。F. Loffler 和 C. Siewert 以 Manganiun 合金做為壓阻感測器的感測材料，可直接濺鍍於微小的針 狀軸承上，利用薄膜微小的性質，得以對不易測得的位置進行量測 [19]。陳俊豪為量測薄流路中的剪切應力變化，在模穴內埋入小型壓 電式壓力感測器，其感測面與材料接觸，當材料通過感測面時，會對 感壓石英造成壓應變使輸出電荷，經轉換為直流電壓後量測之，換算 得壓力值[20]。大部分的壓力感測器原理為應用壓電(Piezoelectric)或 壓阻原理(Piezoresistive)，然而應用壓電原理之感測器不適於應用在 靜壓力的感測上，因其固定壓力下，會導致電荷的逸漏(Leakage)，而 以壓阻原理製作之半導體相對有較高的可靠度。T. N. Tun、T. S. Lok 等人以矽為基底，AlxGa1-xAs 薄膜為感測材料之元件，能應用於靜態 與動態壓力量測，具廣大之量測範圍，可達 45MPa，且具高度壓力靈 敏度、線性及低遲滯性[21]。R. C. Luo 等為即時量測射出成形時的壓 力與溫度，將鋯鈦酸鉛(PbZrTiO3，PZT)濺鍍於基材上，並以退火技 術使薄膜結晶為所需之薄膜結構，以訊號放大器擷取壓電訊號來量測 壓力 [22]。 V. Mosser 和 J. Suski 等人調查整理出多晶矽壓力感測器具有下列 諸多優點：(1)與微電子技術相容，(2)工作溫度高，(3)明顯的壓阻效

應，(4)可配合不同設計結構與量測範圍選擇不同的掺雜濃度，以達 到設計需求，(5)對於溫度的偏移(Offset)、阻值、及壓力靈敏度都有 接近線性的變化，(6)良好的時間穩定性。同時也指出欲提升多晶矽 壓力感測器的電性，主要努力方向在於使熱效應(Thermal Effect)最小 化以及使壓阻效應(Piezoresistive Effect)最大化。可經由減少材料之晶 格邊界表面積、選擇適當之掺雜濃度、選擇具優越性能的基材來達到 目標[23]。 P. Melvas, E. Kalvesten 等人為克服壓阻式壓力感測器容易面臨 高的溫度相依性(Temperature Dependence)所導致的輸出訊號變化及 零壓力偏移，製作雙臂式壓力感測器，一臂為懸臂樑，一臂的兩端皆 故定於結構上，前者隨壓力而產生大量變形，作為壓力感測元件，後 者對於壓力變化不靈敏，將兩者連接於惠斯同電橋，後者即能做為溫 度補償之用[24]。

1.3 研究動機與目的 高分子材料發展迅速，其應用由民生工業、包裝、汽機車零件， 逐漸跨足至高科技領域，無論生物醫學器材、光電元件、電子元件， 皆有其發揮的空間。通常此類高分子元件都具有體積小、精度高、成 本低的特點，製造方式一般以微成形為主，其主要流程是將高分子材 料加熱至玻璃轉移溫度以上，呈融熔狀後填充進入微模仁，經過保 壓、降溫、脫模等程序，以獲得製品。然而無論微熱壓成形抑或微射 出成形，在降溫脫膜時，相當容易因為各種因素導致成形品及微模仁 的破壞，如冷卻過程，模仁與塑料本身因材料特性不同，而造成的收 縮率差異；模穴壓力分布不均亦會造成收縮率不同。由此產生之結構 側邊的夾持應力、結構基部之相對剪應力，皆會在脫模時對微模仁與 成形品之結構造成縱向破壞與側向扭曲變形[25]。細究原因，成形過 程中溫度與壓力的操作策略與時間控制，左右了脫模的成敗與否，若 能在關鍵時刻控制溫度以釋放模穴內材料之應力，並控制成形壓力， 相信能大幅降低缺陷的發生，獲得良好的成形效果。 本研究中，企圖開發嵌入式之溫度與壓力感測元件，以期將來能 置入微模仁之中，進行壓力與溫度的即時監控。相較於額外設置於微 模仁外之感測工具，嵌入式感測元件能更貼近於微結構，量測到局部 而微細的溫度與壓力變化，以利於更進一步之參數調整。本研究的設 計致力於提升感測器之穩定性、可靠度，並簡化與整合溫度與壓力感 測器之製程，使更易與微模仁製程相容。

1.4 研究方法 本研究以半導體掺雜改質，以及利用多晶矽導線的電阻相對於溫 度及壓力的變化特性之概念，做為發展溫度與壓力感測器的基礎，並 結合半導體製程等微細加工技術以發展模仁內嵌入式微感測器。研究 中，使用(110)P 型矽晶片做為微感測器的結構材料，並利用半導體製 程在晶片上製作感測器之微結構，其設計以易於製作且性能穩定為目 標。感測材料為在矽基表面以LPCVD 進行多晶矽的沉積，並以黃光 微影製程及乾式蝕刻將所設計出的圖案轉印至多晶矽薄膜上，在感測 結構的形狀設計、線寬、長度都期望能找到最佳的尺寸，同時以離子 佈植之技術將硼離子植入多晶矽，進行電性的改質，作為感測元件。 使感測功能諸如靈敏度、線性度提升，降低誤差及遲滯性。 溫度感測器植入之硼濃度約為 5×1014cm-2，使具有高度且線性的 溫度阻抗係數；壓力感測器植入之硼濃度約5×1015cm-2，使具有相當 低的溫度阻抗係數，避免進行壓力量測時，阻值受到溫度變化而影 響，失去壓力量測的準確度。 感測器的微製作技術方面，除了利用LPCVD 及離子佈植製作多 晶矽感測器，同時還運用APCVD 等製程進行阻擋層、絕緣層如二氧 化矽、氮化矽層等製作，結構圖案則利用黃光微影製程、乾式蝕刻、 濕式蝕刻定義。

第二章 感測原理

感測器的設計原理在於利用外界物理或化學刺激，使感測器自身 性質產生變化，經過適當地轉換成為電子訊號，進而得以擷取與量 化，以了解電子輸出與物理量變化之間的關係。感測系統中各元件關 係如圖2-1。 感測器經外界刺激後，其反應可分為兩種。其一為會自我產生電 子訊號，如利用壓電效應，或如熱電藕以兩種金屬對熱產生不同電動 勢，而產生的電壓差，皆屬此類感測器，僅需量測電流或電壓變化， 即可得所需資訊。其二則需施以已知電壓或電流方能量測感測器的訊 號變化，如電阻變化，以鉑(pt)等合金製作的 RTD，或是以半導體陶 瓷材料製作的熱敏電阻都屬此類。 2.1 熱阻式溫度感測原理 以金屬材料製作的溫度感測器具有價格低、高精度、高線性、高 響應性以及工作範圍大等諸多優點，然而金屬材料欲整合於半導體製 程中，僅能安排於後段製程，以避免汙染元件，這項缺點使設計製程 時有相當大的限制。 選擇半導體材料作為感測元件時，以矽掺雜ⅢⅤ族元素改質應用 最 為 簡 易 且 普 遍 ， 然 而 以 單 晶 矽 掺 雜 改 質 來 說 ， 其 溫 度 係 數 (Temperature Coefficient Resistance)會在本研究所需之工作溫度產生 正負變化[11]。故本研究採用經過掺雜(doping)改質後的多晶矽為電阻 器(resistor)，作為溫度變化時的感測元件，經過適當濃度的離子掺雜 與製程設計，掌握住電阻值對溫度的特性變化，即能應用於溫度感測 上，且無製程汙染上的問題，易於整合在各種微機電元件上，應用性 相對更為廣泛。諸如微模仁、微流道的內部溫度感測，甚至各種生物 醫學元件都可成為應用對象。 掺雜改質的多晶矽為電阻器，其理論電阻值以電阻率(ρ)、薄膜 厚度(t)、電阻長度(LR)、電阻寬度(WR)、片電阻(RS)等參數定義之， 如式2-1 (2-1) R R s R R W L R W L t R = ρ =

電阻率由下式2-2 定義之：

(2-2) N: carrier density，μ: carrier mobility，e: charge of an electron 由上式可知，載子的密度、載子的移動性成為影響電阻率大小的 關鍵，間接影響片電阻的大小，而由圖2-2 與圖 2-3 可發現掺雜能夠 增加載子密度及載子移動性，進而降低了片電阻，故掺雜離子濃度、 掺雜離子種類的選擇相當重要[26]。 溫度與電阻之間的變化關係又稱為溫度阻抗係數(TCR)，其定義 如式2-3： (2-3) 能得一線性且高靈敏度的曲線，為溫度感測器的設計重點。 e Nμ ρ = 1 dT d TCR ρ ρ 1 =

2.2 離子佈植之能量與掺雜濃度

以LPCVD(Low Pressure Chemical Vapor Depisition)所沉積的多 晶矽薄膜欲進行掺雜時，可以採用擴散法(diffusion)和離子佈植法(Ion implantation)。以擴散法進行掺雜，易於將高濃度的掺質快速地植入 薄膜，然而卻無法精確控制掺質的植入濃度、均勻性以及掺雜製程的 重覆性(reproducity)。 本研究採用離子佈植法，可以離子束電流大小控制掺質濃度，離 子加速時所得動能來調整掺質在薄膜內的縱深分布，此外較低的橫向 穿透，更能精確定義植入位置。離子佈植的低溫製程特性，僅需以光 阻就能做為遮罩層，降低了製程的複雜性。選擇以硼(Boron)為掺質， 乃因n-type 之ⅢⅤ族掺質，如砷(As)、磷(P)等，易於多晶矽的晶格邊 界產生隔離效應(segregation trapping)，多晶矽的導電性會被位於晶格 邊 界 的 載 子 補 捉(carrier trapping) 和 掺 雜 原 子 補 捉 (dopant atoms trapping)所影響。對於砷和磷來說，隔離效應與掺雜原子種類、掺雜 濃度以及晶粒大小有關。而對於硼掺雜的多晶矽薄膜來說，則無此問 題[27]。 以不同掺雜濃度的多晶矽薄膜進行測試，可由ΔR/R-T 的圖中得 到不同的特性曲線，如圖 2-4，掺雜劑量小於 1015cm-2時具有相當大 的負溫度係數(negative TCR)，利用此特性進而選取較線性的掺雜濃 度，即可作為溫度感測元件的材料。反之，TCR 低的掺雜濃度表示 對於溫度敏感度低，適於作為其他類型感測器之用，以避免溫度對感 測 器 造 成 干 擾 ， 若 掺 雜 濃 度 選 擇 適 當 ， 甚 至 可 達 到 零 TCR(zero-TCR)，本研究中利用此一性質作為壓力感測元件之材料。 此外由圖2-5[28]亦可得知，掺雜濃度增加，G-factor 對溫度的偏移量，

也 就 是 TCG(Temperature Coefficient G-factor) 會 快 速 減 小 ， 其 中 G-factor 為每一單位應變相對產生的阻抗變化量。

離子佈植法為一種低溫的選擇性掺雜製程技術，先將掺雜原子解 離成正離子，經過質量分析器篩選得到所要掺雜的原子，再由加速器

晶片中的平均最濃深度，亦稱為投射距離(projected range)，由於離子 進入晶片所產生的碰撞次數與損失能量皆為隨機變化，其變動可以投 射變動(projected straggle，ΔRp)和側向變動(lateral straggle，ΔRl)，

分別表示離子在投射方向上及垂直方向上的變動，以高斯函數趨近， 如圖2-6 所示[29](Gaussian distribution function)，由以上定義及圖 2-7

和圖 2-8[29]，可進一步選擇適當的植入能量，控制好設計的離子植

2.3 壓阻式壓力感測原理 壓力感測器的應用原理十分多樣，除了傳統的巴登管(Burdon tube)、伸縮風箱(Bellow type)、電子式的金屬板電容式壓力計、線性 可變差動變壓器，更有利用半導體製程製造出的各種微細壓力感測元 件，如面型、體型等半導體薄膜感測器，或是以金屬薄膜沉積而得的 感測器。 無論是何種微感測器，都是量測感測器所反應出的電子訊號進行 分析，然而隨著材料的不同、結構設計的不同，都會影響電子訊號的 大小，若是電子訊號太過微弱，就會影響量測效果。為了有效量測感 測結構所發出的電子訊號，可在整個量測系統的電路上製作放大電 路，另外也可在感測器本身設計能夠放大電子訊號的結構，例如懸臂 樑、真空薄膜等可撓曲結構，將壓阻器置放在撓曲結構上，隨之產生 大變形，增大電阻器的形變，增加感測器的靈敏度，感測器的訊號轉 換如下式 2-4，式中ΔP 為壓力變化量、ε為感測器應變量、σ為感 測器所受應力、R 及ΔR 分別為感測器初始電阻、電阻變化量、ΔmV 為輸出之電壓值。 (2-4) 隔膜式設計成為最普遍的半導體壓力感測器的設計，以體型微加 工或面型微加工製作薄膜，再沉積上掺雜改質後的多晶矽為感測材 料，基本結構如圖2-9 及圖 2-10。 阻值為 R 的電阻器經薄膜受壓變形，電阻值變為 R+ΔR，轉換 後即可得 中的ΔmV，藉此找出壓力與阻值的關係，以定 義出壓力感測器的工作壓力範圍。本研究企圖利用多晶矽感測線路本 身受壓後的小變形，造成其電阻變化並量測之，以了解其電阻變化與 壓力之間的關係。此設計可省去製作懸臂樑或進行背向蝕刻等難度較 高的製程，大量降低半導體製程的繁瑣性。其基本結構如圖2-11。

mV

R

R

P

→

→

→

Δ

→

Δ

Δ

ε

σ

mV R R_→Δ Δ

2.4 壓阻特性 如前述所提，感測器中的電阻值可以 R=ρL/A 定義，ρ為電阻 率、L 為電阻器長度、A 為電阻器截面積，受力方向及電阻形狀如圖 2-12 若對R 微分則如下式 (2-5) (2-6) 其中 (2-7) (2-8) (2-9) 根據Poisson’s ratio 令 (2-10) 則 (2-11) (2-12) (2-13) 對於金屬材料而言，自由電子的數目非常多，當分子結構受壓而 電性改變的 dρ/ρ項並不明顯，電阻變化的主因在於幾何外形變化 L A dA A dL A L d dR= ρ + ρ −ρ ₂ A dA L dL d R dR _{= + −} ρ ρ h dh w dw A dA _{= +} 正向應變 側向應變 − = ν

(

ν

)

ε ρ ρ _{+ 1−2} = d R dR

L

dL

=

ε

L dL h dh w dw _{= =−ν} ⎥⎦ ⎤ ⎢⎣ ⎡ ₊ − + = h dh w dw L dL d R dR ρ ρ νε ε ρ ρ 2 − + = d R dR

wh

A

=

wdh

hdw

dA

=

+

(1-2ν)，若要定義每單位應變所造成的電阻變化，則如 2-14 式，稱 為Guage Factor： (2-14) 半導體材料的Gauge Factor 大於金屬材料上百倍，相當適合做為 應力感測元件的材料，而與金屬材料最大不同之處，影響半導體材料 的Gauge Factor 的主要因素並非幾何外形，而是分子結構受壓後所造 成的電性改變，也就是Δρ/ρ此項成為電阻變化的主要因素。 將各方向的壓阻係數及各方向的正向應力、剪應力寫成矩陣，即 為壓阻係數矩陣，如下所示： ：壓阻變化矩陣 ：壓阻係數矩陣 ：應力矩陣 矩陣 (2-15) ， 將電阻變化對於壓阻係數的矩陣簡化為縱向與橫向壓阻係數，可 以寫成如式2-16 (2-16)

(

)

ε ρ ρ ν ε d R R G = − + Δ = 1 2

{ }

⎪ ⎪ ⎪ ⎪ ⎭ ⎪⎪ ⎪ ⎪ ⎬ ⎫ ⎪ ⎪ ⎪ ⎪ ⎩ ⎪⎪ ⎪ ⎪ ⎨ ⎧ Δ Δ Δ Δ Δ Δ = Δ yz xz xy zz yy xx R R R R R R R

{ }

⎪ ⎪ ⎪ ⎪ ⎭ ⎪⎪ ⎪ ⎪ ⎬ ⎫ ⎪ ⎪ ⎪ ⎪ ⎩ ⎪⎪ ⎪ ⎪ ⎨ ⎧ = yz xz xy zz yy xx σ σ σ σ σ σ σ

[ ]

⎪ ⎪ ⎪ ⎪ ⎭ ⎪⎪ ⎪ ⎪ ⎬ ⎫ ⎪ ⎪ ⎪ ⎪ ⎩ ⎪⎪ ⎪ ⎪ ⎨ ⎧ = 44 44 44 11 12 12 12 11 12 12 12 11 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 π π π π π π π π π π π π π L L T T G G R R _{σ σ} + = Δ

{ }

ΔR =

[ ]

π

{ }

σ

{ }

ΔR

[ ]

π

{ }

σ

對於任何材料來說，此類壓阻係數皆須以實驗測之，方能正確掌

握。由 Obermeier[23]的實驗中可發現，經過植入硼離子的多晶矽其

縱向和橫向壓阻係數與硼離子的關係如圖 2-13 所示，GT在各種植入

圖2-1 感測元件關係圖

圖2-2 掺雜濃度對片電阻的影響[26]

圖2-3 掺雜濃度對載子移動性的影響[26]

圖2-4 掺雜濃度與ΔR/R-T 關係圖[26]

圖2-6 離子佈植之縱向與橫向高斯分布圖[29]

圖2-8 離子佈植能量與投射變動及側向變動關係圖[29]

圖 2-10 面型加工之隔膜式壓力感測器

圖 2-11 小變形量之多晶矽壓力感測器

第三章 實驗設備

本研究的實驗設備可分為晶片製作所需的半導體製程設備，以及 晶片完成後所進行的溫度與壓力量測及校正設備。半導體製程設備以 交通大學奈米中心以及國家奈米元件實驗室所提供為主，晶片感測性 能的量測設備則以本實驗室的資料擷取器與個人電腦為主。 3.1 半導體製程設備 1. 濕式工作台 此濕式工作台為欣賢公司所製造。用來做矽晶片最初始的 RCA clean 以及製程中需要的沖洗、酸洗或蝕刻等步驟。本濕式工作台具 有有機清洗台一台、無機清洗台三台、石英管清洗台一台、三吋及四 吋晶片旋乾機各一台等。如圖3-1。

2. 氧化擴散系統(Oxidation & Diffusion furnaces)

本氧化擴散系統由交通大學半導體中心自行組裝，高溫爐體加熱

腔為 LINDBER 出品，No：55667，可用來做濕氧氧化、乾氧氧化及

N2O 氧化之氧化層成長(dry & wet oxidation)、各種金屬矽化物的形成

(silicidation) 、N-型和 P-型離子的置入（drive-in、金屬鋁的退火（Al sintering、磷的預置（POCl3 predeposition）。如圖 3-2。

3. 低壓化學氣相沉積系統(Low Pressure Chemical Vapor Deposition System)

腔體（chamber)為 6 吋，加熱區長度 36 吋，真空度可達 5×10-3

Torr ，工作溫度：POLY-Si-620℃、Si3N4-800℃以及非晶矽- 550oC

的沉積，使用的特殊氣體有SiH4、Si2H6、SiH2Cl2、NH3。如圖3-3。

4. 雷射圖形產生系統(Laser Pattern Generator)

4 吋玻璃、5 吋玻璃光罩之製造。使用波長 442nm 的雷射光源 (g-line) Helium _Cadmium LASER Power 70mW，最小線寬可達 0.20um，4 吋光罩有效區域 8cm x 8cm， 5 吋光罩圖案有效區域 10cm x 10 cm，使用圖檔格式為 GDSII DATA _INPUT 及 Auto CAD 之 *. dwg、*. dxf 檔 。如圖 3-4。

為Synrex 擎邦 1-PM101D-R790，用來做晶片上的光阻塗布，具 兩段轉速及時間控制，最高轉速可達7500rpm，亦可作為負光阻塗布 及顯影定影。如圖3-5。 6. 光罩對準曝光機(Mask Aligner) 為德國 Karl-SussMJB-3 機型，適用光罩尺吋為 5"x5"或 4"x4"， 適用晶片尺寸為 4"，曝光範圍為 3"，汞燈功率為 350W，波長 350nm~450nm。如圖 3-6。 7. 多功能烤箱(Vacuum Oven)

為Yield Engineering Systems 公司所製作，型號為 YES-5。用來

做矽晶片或其他半導體晶片塗布光阻前處理、烘乾、上HMDS。加熱

功率8~200W，腔體大小為 16"W X 16"D X 16"H。如圖 3-7。 8. 光學顯微鏡(Optical Microscope)

型號為Olympus BH2-MJLT。目鏡 10X、物鏡 5X，10X，20X，

50X，100X,具 CCD 顯像、偏光功能。如圖 3-8。

9. 複晶矽活性離子蝕刻系統 Polysilicon Reactive Ion Etching

為日本SAMCO 公司製作的 RIE-10N。包含兩真空幫浦、一個真 空室，RF 產生器最大可輸出 300 瓦，頻率 13.56MHz。本蝕刻系統有 活性離子蝕刻（有方向性）可供選擇，真空室用途可通入 CF4、PO2、 SF6、CHF3等氣體蝕刻複晶矽、單晶矽等材料。如圖3-9。 10. 四點探針(4-point Probe) NAPSON 公司生產，型號為 RT-7，用以量測半導體層、雜質擴 散層或離子佈植層的電阻值，可測之最大值 < 400kΩ /square。如圖 3-10。 11. 薄膜測厚儀(surface profile) 為DektakII A 型號，用以量測薄膜厚度、表面圖形。最大可測高 度為 65um，解析度 5 Å，掃瞄長度 50μ 到 30mm，探針圓球半徑 12.5μm，針壓 50mg。如圖 3-11。 12. 場發射掃描式電子顯微鏡 Hitachi 公 司 所 生 產 的 S-4000 電 子 顯 微 鏡 ， 加 速 電 壓 為

0.5~300kV，電子槍為冷陰極場發射電子源，解析度可達 1.5nm，放 大倍率20X~300000X，真空度為 1.43×10-6Torr。

13. 中電流離子佈植機

機型為Varian E220 中電流離子佈植機，植入能量為 10~200keV，

佈植離子種類有 As+, P+, B+ 和 BF2+。使用氣體為 AsH3, PH3, BF3,

3.2 溫度與壓力量測校正設備 1. 資料擷取系統

本研究所採用的資料擷取系統是由 InstrunetNet 所開發，主要由

DSP 控制卡、資料擷取盒、光電藕合電源轉換器及電源供應器等元件 所組成。DSP 控制卡型號為#iNET-200，以 PCI 介面，資料擷取盒為 #iNet-100B，具有(16 頻道 single end/8 頻道 differential end) 14bit 解析 的類比訊號讀入頻道、8 頻道 8bit 解析類比輸出、8 bit 數位 I/O、提

供 12V 及 5V DC 電源，類比訊號讀入頻道可以直接擷取 Voltage、

Thermocouple、Strain Gage、 Current、RTD、Thermistor、 Resistance

等感測器訊號。如圖3-12。

2. 加熱盤

陶瓷材料加熱板，加熱範圍由室溫至350℃，用以提供感測晶片

溫度變化之環境。如圖3-13。

3. 熱電藕

為Omega 所生產之 Thermocouple K-type CHAL-005，用以對本

研究所研製之溫度感測器進行校正。如圖3-14。 4. 壓力指示器 為本研究室自行製作，可對晶片施以壓力，並由 Kyowa 公司所 生產之荷重計(load cell)連接至資料擷取器，以對本研究所研製之壓力 感測器進行校正。如圖3-15。 5. 個人電腦 586 個人電腦，用以紀錄溫度、壓力與感測器電阻的變化，並進 行資料處理。

圖3-1 濕式工作台

圖3-2 氧化擴散系統

圖3-4 雷射圖形產生系統

圖3-5 光阻塗佈機

圖3-7 多功能烤箱

圖3-9 複晶矽活性離子蝕刻系統

圖 3-11 薄膜測厚儀

圖 3-13 加熱盤

第四章 微溫度與壓力感測器製作程序與校正

4.1 晶片製程原理與技術 4.1.1 晶片清洗製程 本研究的半導體製程主要在交大奈米中心潔淨度為 10k 級無塵 室中進行，然而製程進行中仍有許多汙染因子，包括了空氣中的微 粒、有機物、無機物及離子等，這些因子都將影響晶片製作完成後的 性能，甚至導致製程的完全失敗，故在許多製程中間，都需要先經過 晶片清洗的步驟，避免製程間的相互汙染與環境中的汙染。 本實驗的晶片清洗步驟乃依美國無線電公司所開發的標準清潔 程序(RCA clean)進行，主要清洗對象為晶片上的有機物、表面氧化 物、金屬離子及表面微粒。除了利用去離子水當作各清洗步驟間的隔 離，以免產生藥品殘留，主要使用的化學藥品包括了硫酸與雙氧水的 混合液、氫氟酸稀釋液、氨水與雙氧水混合液、鹽酸與雙氧水混合液 等。 使用H2SO4：H2O2=3：1 的混合溶液，利用硫酸的強力脫水性， 將晶片上有機物的碳氫鍵結破壞並碳化，再利用雙氧水的強氧化性氧 化之，產生一氧化碳或二氧化碳，最後以去離子水沖洗脫離晶片。 矽晶片因為曝露在空氣中，往往會於晶片表面形成原生氧化層 (native oxide)，為洗去此氧化層，特以 HF：H2O=1：100 的稀釋液與

二氧化矽反應並洗去，一般以晶片表面成為疏水性來判斷二氧化矽是 否已去除。 NH4OH：H2O2：H2O=1：5：20，此組成溶液主要用以去除晶片 上的微粒，先利用H2O2將晶片表面的矽元素氧化為二氧化矽，NH4OH 將二氧化矽層水解，連同附著於矽晶片表面的微粒一起洗去。 HCl：H2O：H2O2=1：1：6，HCl 將與附著於矽晶片上的鹼金族 離子及鋁鎂的氫氧化物形成錯合物，並溶解去除之。 在前述清洗過程中，大量使用強氧化劑 H2O2，晶片表面容易再 生成化學氧化層，為能徹底清潔晶片，須再以HF：H2O=1：100 的溶 液將此氧化層去除。

最後以去離子水沖洗五分鐘，清除殘留化學藥品後，置入旋乾機 旋乾即可。 清洗流程及時間參數列於表4-1。 4.1.2 化學氣相薄膜沉積製程 微機電元件的結構經常是由一層層不同的半導體或金屬材料堆 疊而成並加以成形，這些薄膜種類可略分為熱氧化層、介電層、多晶 矽層及金屬層，要將材料覆蓋在晶片上，需要各種不同的技術，這些 技術可統稱為薄膜沉積技術。 薄膜沉積泛指成長一層同質或異質材料於基材上，依沉積機制有 無化學反應與否，可分為物理氣相沉積(physical vapor deposition)與化 學氣相沉積(chemical vapor deposition)。物理氣相沉積主要有蒸鍍 (evaporation)與濺鍍(sputtering)兩種方式 。蒸鍍是在高真空狀態下將 蒸鍍材料熔化且蒸發，使附著於基板上；濺鍍則是以電漿(plasma)對 靶材(target)進行離子轟擊(ion bombardment)，將靶材表面原子撞擊出 來，再沉積於基材上。物理氣相沉積多半應用於金屬薄膜的沉積，對 於絕緣體或半導體層的沉積，並不適合，對於此類材料的沉積，通常 使用化學氣相沉積法進行。化學氣相沉積是通入氣體於反應器中進行 化學反應，在晶片基底上成長薄膜。在反應器中的氣體反應機制主要 包含將反應物導入腔內主氣流中並擴散至晶片表面、進行原子吸附並 在晶片表面反應，最後將生成之副產物帶離晶片表面。 常 用 的 化 學 氣 相 沉 積 有 三 種 ， 分 別 為 大 氣 壓 化 學 氣 相 沉 積 (atmospheric pressure CVD)、低壓化學氣相沉積(low pressure CVD)以 及電漿增強化學氣相沉積(plasma enhance CVD)，三種沉積法各有其 優缺點，端視製程所需選用。APCVD 的優點在於製作程序簡單、沉 積速率快且屬於低溫製程，缺點在於階梯覆蓋不夠好且易受環境污 染，多用於製作犧牲層；LPCVD 所製作出的薄膜則具有高均勻性及 高純度、階梯覆蓋性良好，缺點是製程溫度高且沉積速率慢，並不適 於太大的膜厚沉積，常用於製作結構層。PECVD 的沉積速率快、附 著力強且屬於低溫製程，相當適用於不能以高溫進行的晶片，但其最

大缺點在於化學及微粒污染性高、階梯覆蓋性亦不佳，使得電性或潔 淨度要求高的薄膜並不能用 PECVD 製作，故 PECVD 多用來製作鈍 化層。 4.1.2.1 二氧化矽(SiO2) 二氧化矽在微機電元件的應用相當廣泛，舉凡介電層、隔離層或 是犧牲層都可利用二氧化矽充當之。本研究中則將二氧化矽作為蝕刻 阻擋層，同時因為二氧化矽對於矽晶片及氮化矽都有優秀的附著力， 能確保 Si3N4層的附著性，此外更避免氮化矽層的拉伸應力直接作用 於矽底材上，抓破晶片，故也作為氮化矽與矽晶片間的緩衝層(buffer layer)，。 二氧化矽有多種製作方法，熱氧化法中包括乾氧化法與濕氧化 法，亦可用 PECVD 或 LPCVD 製作。若是晶片製程不容許高溫，例 如已先鍍鋁上去，會選用 PECVD 進行，但是作為阻擋層，PECVD 所產生的二氧化矽結構較為鬆散，面對蝕刻液侵蝕的抵擋效果較 APCVD 及 LPCVD 差；若使用 LPCVD 沉積二氧化矽則考量到成本 過高和沉積速率慢的問題；為確保氧化矽的品質且兼顧沉積速率與成 本考量，本研究採用乾氧化法進行之，操作溫度為 1050℃，其化學 反應式如下： 2(s) (g) 2 (s) +O SiO Si → (4-1) 乾氧化法相較於濕氧化法有較慢的成長速率，但也因此能得到較 佳品質的二氧化矽薄膜，這是本研究選用此法的理由。 4.1.2.2 氮化矽(Si3N4) 氮 化 矽 最 著 名 的 應 用 就 在 於 前 段 製 程 中 的 LOCOS(local oxidation of silicon，區域矽氧化法)，作為阻擋氧氣和水與晶片接觸而 氧化的罩幕層(masking layer)。本研究中亦將氮化矽和二氧化矽做為 濕式蝕刻時的硬式罩幕(hard mask)，用作抵擋 KOH 溶液使對晶片僅

作局部的蝕刻。以LPCVD 成長的氮化矽具有相當均勻且緻密的化學

護層(passivation)的最佳選擇。然而氮化矽並非全無缺點，其表面拉 伸應力高達1010dyne/cm2，若厚度超過一定範圍，容易產生龜裂或抓 破晶片，故需覆蓋二氧化矽層作為緩衝層。運用 LPCVD 製作的氮化 矽反應式如下： (4-2) 4.1.2.3 多晶矽(poly-Silicon) 多晶矽是由不同結晶方向(crystal orientation)的小單晶矽晶粒所 組成的純矽物質，結構介於單晶矽(single crystal of siliconj grains)和非 晶 矽(amorphous silicon) 之 間 。 每 個 單 晶 粒 間 由 晶 格 邊 界 (grain boundary)所隔開，掺入雜質(dopant)改質時，這些雜質經由晶格邊界 擴散的能力比由單晶晶粒中擴散來得快，依此性質，掺雜後的多晶矽 應用廣泛，在 IC 元件上可應用在電晶體的閘極或電容器上，在微機 電元件上的應用則如電阻器(resistor)或感測材料。 本研究以 LPCVD 進行多晶矽的沉積，將矽甲烷(silane)加熱解 離，沉積於矽晶片上，反應式如下式： (4-3) 相同的反應式在不同的操作溫度下，會形成不同形式的矽質生成物。 若操作溫度低於575℃，矽生成物以非晶矽的形式存在；介於 575~625 ℃間，則以多晶矽存在；高於625℃則矽生成物為單晶矽。在多晶矽 沉積的溫度控制上，若溫度偏高則沉積速率快，均勻性(uniformity) 會變差，若溫度偏低，則沉積速率太慢，故本研究將操作溫度控制於 625℃。 4.1.3 微影製程 微 影(photolithograthy) 乃 是 將 微 機 電 製 程 中 的 各 層 薄 膜 圖 案 (pattern)定義出來的步驟，製程中所需微影次數越多，則製作難度越 2 4 3 3 2 2 4 6 6 3SiCl H + NH →Si N + HCl + H 2 4

Si

2H

SiH

→

+

高。微影的原理很簡單，主要可分為三大步驟：光阻塗布(photoresist coating)、曝光(exposure)、顯影(develop)。首先將具有感光性的光阻 均勻塗布於晶片上，把已經定義並製作好圖案的光罩(mask)置於晶片 與光源之間，選擇適當波長的光源打在晶片上。光罩阻擋下與圖案形 狀相同區域的光線，使晶片上的光阻分為經過感光與沒有感光兩種。 再利用適當的化學藥品將欲去除的光阻洗去，即完成光阻的圖案轉移 (pattern transfer)。 微影製程中，定義光阻圖形前，須先了解光阻之性質。光阻的性 質依光阻在感光及顯影後保留與否可分為兩種：正光阻(positive photoresist)與負光阻(negative photoresist)。正光阻本身難溶於顯影 液，在受紫外光源照射後，鏈結被光能量打斷，顯影後溶解於顯影液 中，晶片上僅保留住未曝光的光阻；負光阻則反之，曝光後的光阻會 加強鍊結而不溶於顯影劑中，故顯影後晶片上僅保留曝光後的光阻。 由於負光阻在顯影時，顯影液會侵入負光阻中使發生光阻變形脹大的 現象，故並不適用於線寬太小以及精密度要求高的製程中，本研究乃 採用解析度較良好的正光阻，圖 4-1 分別為使用正負光阻進行微影後 的示意圖。 4.1.3.1 去水烘烤(dehydration bake)與塗底(priming) 光阻塗布於晶片之前，需對晶片做清洗和前處理，以確保光阻塗 布於晶片能能保持均勻性及附著性。晶片置於空氣中常會附著微粒以 及水氣，若未作前處理即進行光阻覆蓋，則微粒可能使光阻產生孔 洞，水氣則影響之後塗底材料的附著性，故清洗後的晶片通常置於 150℃的真空或乾氮烤箱中進行烘烤，才進行塗底的工作。塗底所使 用的材料為六甲基乙矽氮烷(Hexamethyldisilazane)，簡稱 HMDS，適 當的 HMDS 量對於光阻與晶片皆有高度的附著力，作為光阻與晶片 的介質，可使光阻對晶片表面的附著力加強。本研究所使用的HMDS 塗布方法乃是以蒸氣沉積的方式進行，將晶片置於真空腔室內進行脫 水烘烤後直接導入 HMDS 蒸氣，使晶片沉積一層 HMDS，此法可同 時避免在上HMDS 時有微粒汙染也能提高 HMDS 的塗布效率，上完

HMDS 即可進行光阻的塗布。 4.1.3.2 光阻塗布(photoresist coating) 典型的光阻塗布方式為旋轉塗布(spin coating)，晶片置於具有真 空吸盤的旋轉器上，滴上適量光阻，由旋轉器提供扭矩帶動晶片旋 轉，使光阻往晶片外圍甩開，均勻散布於晶片上。對於微影製程來說， 光阻的厚度與均勻度經常左右了製程成功與否，這兩個變數與光阻滴 上晶片的量沒有太密切的關係，而需以光阻液的黏度和旋轉器的轉速 來控制，黏度越小及轉速越高所旋塗出來的光阻膜厚就越小。旋轉器 的轉速控制分為高低轉速兩段，以薄膜光阻來說，低轉速約設在 1500rpm 上下，旋轉 15 秒，使光阻均勻分布在晶片上，高轉速設在 4500rpm 上下，控制光阻厚度約在 1 微米左右。 4.1.3.3 軟烤(soft bake) 光阻液的組成主要有三種成份，樹脂(resin)、感光劑(sensitizer) 和溶劑(solvent)。樹脂為有機物，作為光阻的黏合劑，也是光阻做圖 形轉移時，留下的主要成份，可抵擋離子佈植以及乾式蝕刻；感光劑 則為光活化性極強的有機化合物，能夠控制並調整曝光過程中的光化 學反應；溶劑則是溶解樹脂和感光劑的一種液體。為了使旋塗時，光 阻能均勻且快速的散布在晶片上，光阻中溶劑的添加量約與樹脂的含 量一樣多，使光阻以液態存在，但是要進行曝光時，需降低光阻的流 動性，以確保曝光後的圖案不易變形，於是將晶片置於熱烤盤烘烤， 將光阻中部分溶劑驅除，降低光阻的流動性。此外，顯影的效果與溶 劑在光阻中的比例也有很大的關係，溶劑若過多，會使曝光與否的光 阻選擇性降低，導致圖案轉移不夠明顯；溶劑若過少則會使的光阻因 變脆而降低附著性，曝光時光阻對光的敏感度也降低，影響顯影效 果，所以軟烤的溫度與時間為相當重要的參數，完成軟烤後即可進行 曝光的動作。 4.1.3.4 曝光(exposure) 軟烤後的晶片要進行曝光，需選擇適當的光源，使圖案能夠在光 阻感光後轉移。曝光光源的選擇上有紫外光(UV)、深紫外光(DUV)、

可見光等，依所需的解析度與成本考量做選擇，通常光源波長愈短， 解析度就愈小。本研究以波長 350nm 的汞燈作為曝光光源，並以接 觸式曝光，晶片與光罩表面彼此接觸，故光罩上的圖案與晶片上的圖 案將是 1：1，同時具有良好的解析度，主要的缺點在於，光罩表面 隨曝光次數的增加，會沾上光阻與微粒，造成污染而影響曝光品質。 曝光過程最重要的參數為光源強度(intensity)和曝光時間，通常需 要經驗累積與多方參考，方能得到適當的光能量使光阻層進行光轉 化，避免光阻吸收光能量太多而影響圖案解析度或是光阻吸收光能量 不足，使得顯影時無法將光阻充分顯影。

4.1.3.5 顯影與定影(develop & rinse)

本研究所使用的正光阻曝光後會形成羧酸(carboxylic acid)，後續 的顯影就是將之置入鹼性溶液中，利用酸鹼中和的原理將其溶於鹼性 溶液，完成圖案轉移，這種鹼性溶液稱之為顯影液，其濃度會隨顯影 次數愈多而降低，故顯影液需適時補充或更換以保持濃度固定，方能 有穩定的顯影效果。顯影的時間必須控制得當，顯影時間過久，不僅 曝過光的光阻會被中和，未曝光的光阻也會遭到顯影液侵蝕而使圖案 失真，顯影時間太短顯影液無法將曝光過的光阻完全中和，也會造成 圖案轉移不完全，一般顯影約在20~30 秒左右。本研究先以目測先於 顯影時判斷顯影完成與否，經去離子水定影後，再以顯微鏡仔細觀察 細部的顯影效果(after develop inspection，ADI)。

4.1.3.6 硬烤(hard bake) ADI 確認光阻圖案無誤後，即可進行最後的烘烤將光阻內的溶劑 量降到最低，增強光阻的附著力，並使光阻內的樹脂結構更緊密，以 利後續蝕刻或離子佈植等製程所需的阻擋能力。一般硬烤亦在熱墊板 上進行，約設定在100℃~130℃左右。 4.1.4 蝕刻製程 光阻塗布於晶片或事先長好的薄膜上，完成微影後，利用化學或 物理方式將沒有被光阻保護的薄膜或矽基材去除，將光阻圖案轉移到 晶片上。蝕刻是一種將薄膜或矽基材去除的技術，主要可分為濕式蝕

刻(wet etching)與乾式蝕刻(dry etching)兩種。 4.1.4.1 濕式蝕刻(wet etch) 濕式蝕刻是以特定化學溶液對欲蝕刻薄膜進行化學反應，以移除 薄膜表面原子，屬於液相與固相的反應。蝕刻液的選擇以找出快速有 效蝕刻，且不蝕刻到其他材料如阻擋層或結構層為基準，使蝕刻能具 有很高的選擇性(selectivity)。濕式蝕刻是蝕刻液體完全包圍薄膜進行 反應並移除，故蝕刻方向除了縱向(vertical)蝕刻外，也具有側向(lateral) 蝕刻的速率，這樣的蝕刻特性會造成阻擋層下的薄膜也遭到蝕刻，形 成底切 (undercut)現象，如圖 4-2。為避免這類的等向性蝕刻影響到圖 案精確的轉移，後來發展出以電漿為蝕刻源的乾式蝕刻。 4.1.4.2 乾式蝕刻(dry etch) 乾式蝕刻的機制中包含了物理性蝕刻和化學性蝕刻，物理性乾式 蝕刻是提供能量給電漿中的離子，使離子因加於腔體內的電位差而產 生加速，藉離子對薄膜表面進行轟擊，將薄膜表面原子移除，純粹是 利用動量傳遞(momentum transfer)的方式進行蝕刻，故其準直性相當 優異，但對於蝕刻的對像選擇性相對較低；化學性乾式蝕刻則是利用 電漿把特定氣體解離成具有與蝕刻薄膜反應能力的離子，使與薄膜產 生化學反應，再以真空系統抽離生成物，達到移除薄膜材料的效果， 此法使蝕刻的選擇性大增，但準直性較差。 為了同時能擁有準直性佳與蝕刻選擇性高的優點，遂將前述兩種 方式結合，是為反應性離子蝕刻(reactive ion etch，RIE)，亦為目前蝕 刻製程的主要方法，本研究之乾式蝕刻即為此法。

4.1.5 掺雜製程

半導體材料的導電性介於導體與非導體之間，這樣的性質由導帶 (conduction band)與價帶(valence band)間的能量差距決定，也就是所 謂的能隙(energy gap)高低，能隙低則電子容易躍過能隙進行移動，換 句話說導電性較佳，反之導電性較差。除了半導體材料本身的能隙高 低足以決定導電性，加入雜質(dopant)離子如磷、硼、砷等，也可以 在半導體的能隙間產生能階(energy level)使電性變化。

掺雜後的矽晶片可分為P 型與 N 型，P 型半導體是植入三價離子 如硼、鋁等，當其取代四價矽原子時，因為少了一個電子而形成一個 電洞，可由其他電子進入，電子藉此傳遞而增加導電性。此外三價的 掺質在矽晶片中所形成的能階又稱為受體(acceptor)能階。N 型半導體 則植入五價離子如磷或砷，取代矽原子而多一個電子形成自由電子， 藉以增加導電性，形成之能階稱為載體(donor)能階。 一般掺雜方式多以擴散法(diffusion)與離子佈植法為主，但利用 高溫將掺質驅入矽基材的擴散法因無法精確控制掺雜的縱深與濃 度，故本研究採用離子佈植法進行雜質的掺雜，以下將對離子佈植的 原理作說明。 4.1.5.1 離子佈植(ion implanting) 離子佈植的主要過程分成三部分，(1)原子的解離、(2)篩選出欲 掺雜的離子、(3)離子加速植入晶片。原子的解離乃是先將固態的掺 質加熱蒸發，通過直流電漿使原子解離，解離後的離子帶有電荷，以 質量分析儀(mass analyzer)施加磁場或電場，篩選出正確的掺雜離子 質量，最後進入加速器(accelerator)中使具有足夠動能，植入晶片中。 植入晶片後，離子因與原子核撞擊、離子與晶格原子電子的交互 作用使得離子在晶片內的路徑呈現相當曲折的現象，離子與原子核間 的碰撞可視為彈性碰撞，碰撞後離子會將部分能量轉移到原子核上， 最後離子的動能完全傳遞消散而停止。能量轉移的關係式如下式[4]： (4-4) ET為離子對原子核轉移的能量、E0為離子撞擊前所具有的能量、 M1與M2分別為離子與原子核的質量，f(θ)為撞擊角度的函數，當碰 撞次數增加，入射離子能量減弱，到最後終將停止。離子植入的深度 可以入射離子的動能加以控制，然而並非每個入射離子所到達的深度 都相同。經過統計計算，離子在晶片內的深度與濃度分布，可以高斯 分布表示，通常以投射距離 Rp、投射變動ΔRp、側向變動ΔRl 定義 ) ( ) ( 4 0 2 2 1 2 1 _{E f} θ M M M M E_T × × + =

之，如2.2 節所述，本研究利用此原理控制離子植入晶片之深度與分 布。

4.2 晶片製作程序 晶片的製作過程中應用了以上所提及的各種半導體製程，配合各 層的光罩所設計的圖案，將結構製作成形於晶片上，以下分別詳述各 光罩的設計原由與晶片的製作程序。 4.2.1 光罩設計 為了將所設計的圖案經由微影製程轉移到光阻上，需要在光罩 (mask)上製作出透光與不透光區之分的圖案，置於光源與晶片之間， 使晶片上的光阻僅有局部的曝光，接著顯影定影，完成圖案轉移。為 有效阻擋下光源的照射，光罩多以石英或玻璃為基底，於其上濺鍍一 層鉻膜，同樣以電子束微影的方式定義出圖案，將沒受到光阻保護的 鉻膜蝕刻掉，去除光阻後即完成光罩製作。 本研究目前主要使用正光阻進行微影製程，第一道光罩封閉圖形 內為透光區，用以製作感測電路的接線槽，長1250μm 寬 300μm，如 圖 4-3，待晶片製作完成後，將接以銅線至資料擷取器。第二道光罩 為多晶矽電阻器的圖案，為進行初步測試線寬及線長對感測效果的影 響，本光罩依各種不同線寬與線長，如圖 4-4，共有七種線寬及四種 線長，如圖4-5 所示，封閉區域內為不透光區。 4.2.2 製程順序 本研究為了進行多晶矽薄膜對溫度與壓力的響應，及各種線寬與 線長對感測效能的影響，故先行製作此批晶片進行測試，以期日後將 此感測線路整合至微模仁，製程圖示如圖 4-6。詳細的半導體製程如 下： 1. 本研究使用的矽晶片之晶格方向為(110)，掺雜硼離子之 P 型 矽底材。晶片的製作過程中，為保持製程設備與晶片的潔淨 度，同時避免污染影響沉積薄膜的品質，故需先進行RCA clean。 2. 製作氮化矽與矽之間的緩衝層，本研究常壓高溫爐管進行乾 氧化法沉積，長成2000Å 的二氧化矽。 3. 以 LPCVD 沉積 2500Å 的氮化矽，做為蝕刻阻擋層。為避免

氮化矽層長太厚，使拉伸應力破壞晶片，故將Si3N4的厚度 控制在2500Å。 4. 第一道黃光微影製程，進行電極槽的圖案轉移。 5. 以 RIE 蝕刻二氧化矽和氮化矽層，將光阻上圖案轉移至二氧 化矽及氮化矽層，並洗去光阻。 6. 以 KOH 進行矽底材的濕式蝕刻，蝕刻深度為 200μm，40% 的KOH 蝕刻液其蝕刻速率依圖 4-7，故蝕刻時間約為 2 小 時，此蝕刻槽將作為連接銅導線所用。 7. 以 RIE 將晶片上的二氧化矽和氮化矽薄膜全部移除，以便接 下來進行多晶矽的沉積。 8. 以 LPCVD 成長 4000Å 的多晶矽，做為本研究之感測線路材 料。 9. 以中電流離子佈植機植入硼離子，植入 5×1014 atoms/cm2和5 ×1015 atoms/cm2兩種濃度，分別做為溫度感測與壓力感測兩 種線路之材料，以四點探針量測片電阻分布。 10. 置於高溫爐管中進行退火，溫度設定於 1000℃，時間 30 分 鐘，並量測片電阻分布。 11. 第二道黃光微影製程，定義出各種線寬與線長的多晶矽感測 線路。

12. 以 RIE 進行 Poly-Si 的圖案轉移，進行 RIE 乾式蝕刻時，為 避免多晶矽層沒有蝕刻徹底，造成晶片除感測線路外，其餘 部分也導通，所以會加長蝕刻時間，以過蝕刻(over etch)的方 式，確保多晶矽層蝕刻完全。

4.3 感測功能校正 4.3.1 溫度校正 本研究的溫度對阻值的校正，係由加熱盤提供一均勻的溫度環 境，一方面將熱電藕貼於加熱盤上以量測溫度變化並紀錄於電腦中， 一方面將晶片貼於加熱盤上，以導線拉出連接至資料擷取器。擷取因 為溫度改變而產生的阻值變化，並經由訊號轉換記錄於電腦中。溫度 校正系統如圖4-8。 4.3.2 壓力校正 在做壓力對阻值的校正時，先將壓力指示器連接至資料擷取器， 以記錄實驗中的壓力變化量， 然後將晶片置於壓力指示器內，由壓 力指示器對晶片施壓，並接上導線連接至資料擷取器。資料擷取器提 供5Volt 的電壓，以量取晶片因受壓而造成的阻值變化，再將類比訊 號轉換為數位訊號儲存於電腦中，同時記錄壓力指示器的壓力變化， 以利後續的數據處理。壓力校正系統如圖4-9。

表4-1 RCA clean 清洗流程 步驟 使用藥品 清 洗 溫 度 與 時 間 目的 1. D.I. H2O 常溫、5 min 去除塵埃 2 H2SO4+H2O2 (3:1) 85℃ 、 10 ～ 15 min 去 除 有 機 物、重金屬 3 D.I. H2O 常溫、5 min 去 除 殘 留 化學藥品 4 HF+ H2O (1:100) 常 溫 、10～ 15 sec 去 除 自 然 氧化層 5 D.I. H2O 常溫、5 min 去 除 殘 留 化學藥品 6 NH4OH+H2O2+H2O (1:1:5) (SC-1 清洗溶液) 70~80℃、10～ 15 min 去 除 微 塵 粒子 7 D.I. H2O 常溫、5 min 去 除 殘 留 化學藥品 8 HCl+H2O2+H2O (1:1:6) (SC-2 清洗溶液) 70~80℃、10～ 15 min 去 除 金 屬 離子 9 D.I. H2O 常溫、5 min 去 除 殘 留 之 化 學 藥 品 10 HF+ H2O (1:100) 常 溫 、10～ 15 sec 去 除 原 生 氧化層 11 D.I. H2O 常溫、5 min 去 除 殘 留 之 化 學 藥 品