高壓功率晶體設計
(Design of High Voltage Power MOSFETs)
專題學生 : 詹東朋
報告大綱
¨
一、前言
¨
二、功率金氧半場效應電晶體之元件特性
¨
三、功率電晶體的製程模擬與元件電性模擬
¨
四、功率電晶體的晶圓製程
¨
五、功率電晶體量測與驗證
一、前言
¨ 功率金氧半場效電晶體﹙ Power Metal Oxide Semi conductor FieldEffect Transistor﹚ 一般簡稱功率 電晶體﹙ Power MOSFET﹚ 功率電晶體於 1970 年代 後期開始使用於電子產品上，一開始就受到極大的矚 目，而被視為應用在切換動作時的理想半導體元件，
但當時因為半導體 VLSI 微影及加工技術的限制，以 致其功能尚未完全成熟加上製造成本太高，故仍無法 大量生產及應用，一直到了 1985 年 VLSI 製程技術 進步後，功率電晶體元件特性的改善及成本的降低，
才使得功率電晶體的應用逐漸廣泛。
一、前言
¨ 功率電晶體在製程方面，為了達到縮小晶粒面積，
以求在相同尺寸的晶圓中獲得更多的晶粒，降低生 產成本，其元件結構目前已由原來的水平式結構變 為垂直式結構。功率電晶體現今被廣泛的應用於電 源供應器、工業機具、汽車電子點火系統、電燈電 子安定器、電腦主機板、手機電池充電及通訊設備 上，是因其具有比一般雙極性電晶體（ Power Bip olar Transistor ）較高速的切換頻率，及切換中 有較低的消耗功率，故被認為是極適合用於切換動 作的理想半導體元件。
一、前言
¨ 功率電晶體的切換速率主要是靠閘極電容的充放電 而動作的，閘極輸入電荷量愈小，則切換速率愈快。
而所需的驅動電功率與切換頻率是成正比的，功率 電晶體所需的驅動電功率又比雙極性電晶體小 90 ％ 以上，且其驅動所消耗電功率很小，所以功率電晶 體大多不需要另加散熱裝置，故可小形化，符合現 代電子產品愈來愈輕薄短小的基本要求。但現今電 子產品日新月異，對低消耗功率及高頻率化的要求 也愈趨嚴格，現今如何有效的改良功率電晶體使其 擁有超低導通電阻值及開關速率超高頻率化，以降 低消耗功率，愈成了急需解決的問題。
二、功率金氧半場效應電晶體之元件 特性
¨ 功率金氧半場效電晶體之參數特性可分為靜態 (Static) 特性，或稱直流 (DC) 特性及動態 (Dynamic) 特性，或稱交流 (AC) 特性，接下來將對直流 (DC) 特性及其測試作介紹。
¨ 直流特性包含：導通電阻值
¨ (On-state resistance, RDS(on)) 、汲源極崩潰
¨ 電壓 (Drain-Source Breakdown Voltage, Vds) 、
¨ 閘極絕緣層崩潰電壓 (Gate-Source Breakdown
¨ Voltage, Vgs) 、啟閘值電壓 (Threshold
¨ Voltage,Vth) 、及安全工作區 (Safe Operation
¨ Area) ，直流特性的量測有兩種方式，分別為元件
¨ 封裝 (Package) 後的量測及光學量測平台晶圓量測
¨ (on wafer) 。本次設計採 Power N-VDMOSFET 結構
¨ 設計 ( 如圖 2.1 所示 ) 與 Power VDMOSFET 實體圖
¨ ( 如圖 2.2(a)(b) 所示 ) 將對元件各項特性
¨ 及其測試做簡單介紹。
圖 2.1 Power VDMOSFET 的結構圖 ►
二、功率金氧半場效應電晶體之元件 特性
圖 2.2 (a)Power VDMOSFET 實體圖 ( 封裝前 )
圖 2.2 (b) Power VDMOSFET 實體圖 ( 封裝後 )
二、功率金氧半場效應電晶體之元件
¨ 功率元件在應用上最直接重要的兩個參
特性
數為額定電流及額定電壓，而電流依不 同的設計及封裝所反應出的參數即為元 件的導通電阻值，其會影響到電路的損 耗功率，也是影響到元件價格最重要的 兩項參數。而對於導通電阻值的影響因 素，包括磊晶層濃度及厚度、井區濃度
、閘極長度及金屬與半導體的接面，目 前已有相當多文獻針對其探討。 PowerVD MOSFET 被使用在電路上時，會在汲極加 上電壓，其電流由汲極流向源極，因此
，其導通電阻值即是電流流經處的總電 阻值，是由數個寄生電阻所組成，各電 阻所在位置如圖 2.3 所示：
圖 2.3 元件內部寄生電阻分布圖
二、功率金氧半場效應電晶體之元 件特性
¨ 對於高壓與低壓元件而言，其電阻所佔比重不同，圖 2.4 為 低壓及中高壓之分項電阻比重圖。對低壓元件而言，電阻主 要由 RSUBSTRATE 、 REPI 、 RJFET 、 RCHANNEL 所掌控，隨著 耐壓越低， RCHANNEL 的比例會大幅增加，甚至佔劇元件導 通電阻值的 50% 以上；而 HV 元件則為 REPI 及 RJFET 所主 導，隨耐壓的提高， RJFET 的比例會快
¨ 速增加。因此，比較 LV 與 HV
¨ 元件，可以發現 REPI 及 RJFET 為共同項， REPI 可透過適 當
¨ 的濃度及厚度調變而達到最
¨ 佳值，其導通電阻如式 (2) 所
¨ 示： RDS(on) ＝ RSUBSTRATE ＋ RE
¨ PI ＋ RA ＋ RCHANNEL ＋ RN+
¨ RCONTACT 式 (2) 。
圖 2.4 功率電晶體中各部份電阻所佔導通電阻的比例概略圖
三、功率電晶體的製程模擬與元件 電性模擬
¨ 本專題以「方形晶胞」如圖 3.1 所示光罩進行 VDMOSFE T 製作半導體元件，並利用模擬軟體 synopsyse TCAD Sentaurus 模擬本研究中方形晶胞之元件製程及特性 分析。內部的行為主要是由波義森方程式 (Poisson's Equation) 描述靜電位、電子與電洞連續方程式 (Cont inuity Equation for Electrons and Holes) 描述載 子濃度、電子與電洞能量平衡方程式 (Carrier Energy Balance Equation for Electrons and Holes) 及描述 載子溫度與晶格熱流方程式 (Lattice Heat Equation) 等偏微方程式來描述元件內部的各種物理行為。
三、功率電晶體的製程模擬與元件 電性模擬
¨
設計者自行給定適當的網格 (Mesh) 、元件結
構 (Structure) 、材料 (Material) 摻雜濃度
(Doping Profile) 、物理模型 (Physical Mod
el) 、電擊部分 (Electrode Section) 設定邊
界等條件 (Boundary Condition) 以及定義解
決部分 (Solve Section) 微調數值方法 (Numer
ical MetlDd) , 模擬軟體便可以所給定的數值
方法解上述數個偏微方程式後，可利用「 Tecp
lot 」來進行檢視，如圖 3.2 所示。
三、功率電晶體的製程模擬與元件電 性模擬
圖 3.1 方形晶胞 (square cell)
三、功率電晶體的製程模擬與元件 電性模擬
圖 3.2 Tecplot Doping Concentration
四、功率電晶體的晶圓製程
¨ 本專題所設計之功率晶體預計採用漢磊 HV-Series VD MOS 製程，採方形晶胞 (square cell) 設計，計有 7 道光罩 (mask) ，上下各一層金屬 (metal) ，製程步 驟概述如下 :
¨ 步驟 1. 晶片投入開始製程
¨ 步驟 2. 清洗晶圓
¨ 步驟 3. Field Oxide growth 場區氧化
¨ 步驟 4. 第一層光罩對準： Active 主動區對準﹙定 義晶粒大小﹚
¨ 步驟 5. 場區氧化層蝕刻﹙ Field Oxide Etch﹚
四、功率電晶體的晶圓製程
¨ 步驟 6. Gate Oxide 閘層氧化
¨ 步驟 7. Poly 閘極複晶矽沈積
¨ 步驟 8. 第二層光罩對準： Poly 閘極複晶對準
¨ 步驟 9. 複晶蝕刻
¨ 步驟 10. P 井區 (Well) 植入﹙ B 硼離子 )
¨ 步驟 11. 井區驅入﹙ Drive in 高溫擴散﹙ 1150C, 2 00min﹚﹚
¨ 步驟 13. 第三層光罩對準： Source 源極區對準
四、功率電晶體的晶圓製程
¨ 步驟 14. 源極區植入﹙ As 砷離子 ,130Kev, ﹚
¨ 步驟 15. BPSG 沈積﹙介電材料用來隔離金屬線與 MO S﹚ 先沉積 SiO2﹙NSG﹚ 防止 P.B 鑽入 Poly;LPCVD
﹙SiH4+O2+B+P→ BPSG﹚
¨ 步驟 16. 第四層光罩對準： Contact 接觸窗對準
¨ 步驟 17. Contact 接觸窗蝕刻
¨ 步驟 18. 第五層光罩對準： Heavy Body 重井區對準
¨ 步驟 19. 重井區植入﹙ B 硼離子 ,130Kev, ﹚
¨ 步驟 20. 重井區驅入 ( 高溫擴散 Drive in﹙950C, 80 min﹚)
四、功率電晶體的晶圓製程
¨ 步驟 21. 低氧回火
¨ 步驟 22. 金屬濺鍍﹙撞擊靶材使 Al 原子沉積﹚
¨ 步驟 23. 第六層光罩對準： Metal 金屬層對準
¨ 步驟 24. 金屬濕蝕刻
¨ 步驟 25. 第七層光罩對準： Passivation 護層對準
¨ 步驟 26. 護層蝕刻
¨ 步驟 27. 晶片研磨
¨ 步驟 28. 晶背金屬濺鍍﹙ Ti ／ Ni ／ Ag﹚ 製程完成 ( 圖 3.1)
圖 3.1 製成光罩完成圖►
五、功率電晶體量測與驗證
¨ 本次專題導通電阻值的量測採用 Agilent B1505A 高 功率半導體參數分析儀並搭配高功率 MOSFET 測試夾 具 N1259A 來進行量測 ( 如圖 5.1 所示 ) ，其量測為將 源極接地，在汲源極施加電流 IDS ，在閘極施加大於 臨界電壓時將使元件導通，由於元件內部電阻的緣故
，因此會在汲極及源極間產生壓降，在得到汲源極壓 降 VDS 後，利用歐姆定律，將汲源極壓降除以汲源 極電流 RDS(on)=VDS/IDS 。
¨ 圖 5.2 為使用 Agilent B1505A 高功率半導體參數分 析儀實際量測所得到之圖型
五、功率電晶體量測與驗證
圖 2.5 導通電阻值實際量測儀器圖 圖 2.5.1 光學量測平台
五、功率電晶體量測與驗證
圖 5.2 導通電阻實際量測曲線圖
五、功率電晶體量測與驗證
¨ 汲源極崩潰電壓為元件所能承受的電壓值，主要由磊晶層及井 區底部 PN 接面空乏區 (Space Charge Region) 之耐壓所構成
，然而，磊晶層濃度及厚度的選擇已大略決定元件耐壓，較無 大幅度改變的機會。在高壓元件中，元件邊緣終止區的耐壓設 計則為主要考量。一般在設計元件時，須將崩潰點 (Breakdow n Point) 控制在井區底部。當元件在操作時，以 N 型為例，
在汲極加正電壓，並將源極及閘極接地，所外加之電壓會有部 分落在磊晶層及基座與金屬之接觸面，剩餘就會落在井區底部 的二極體，使得井區底部的二極體呈逆偏狀態，此二極體所能 承受的逆向偏壓大小，決定了元件所能承受崩潰電壓大小，因 此井區濃度的摻雜也成為影響崩潰電壓的一項考量，本次專題 中所產出的功率電晶體經 Agilent B1505A 高功率半導體參數 分析儀量測下耐壓可達 750V( 如圖 5.3 所示 )
五、功率電晶體量測與驗證
圖 5.3 崩潰電壓實際量測曲線圖
五、功率電晶體量測與驗證
¨ 為了要使元件導通，因此必須對閘極提供一閘源極電 壓 VGS 吸引電子產生通道，而使元件開始導通的閘極 電壓稱啟閘值電壓 ( 或稱臨界電壓 ) ， VGS=VTH 。井區 濃度、通道長度以及絕緣層厚度都會對啟閘值電壓產 生影響。由於電壓在啟閘值電壓以下，元件處於截止 狀態，因此，啟閘值電壓之值也可以視為耐雜訊能力 的一項參數。啟閘值電壓愈高代表耐雜訊能力愈強，
但也因此要使元件完全導通所需要的電壓也會增大，
必須做適當的調整，其電壓大小由所應用之電路決定。
本次專題中所產出的功率電晶體經 Agilent B1505A 高 功率半導體參數分析儀量測下臨界電壓輸出特性圖
( 如圖 5.4 所示 )
五、功率電晶體量測與驗證
圖 5.4 臨界電壓輸出特性圖
