總計畫：寬頻網際網路群播通訊軟體發展與建構環境
子計畫二：寬頻網際網路上使用 SCSI-3 DMA 硬碟協定之伺服網路界面模組設計與製造 Design and Fabrication of Networking Interface Controller IC Modules Using SCSI-3 Direct
Memory Access Protocol for Broadband Internet Applications
計畫編號：NSC-88-2219-E-110-001 執行期限：民國 87 年 08 月 01 日至民國 88 年 07 月 31 日 計畫主持人：王朝欽 國立中山大學電機系 教授 一、中文摘要 關 鍵 詞 ： 優 先 封 包 佇 列 , 視 訊 伺 服 器,DMA(直接記憶讀取),網路控制介面 在多媒體多方傳送(multicast)中，視訊伺服 器扮演一個吃重的角色，因為要達到一定的服 務品質(QoS)，使得快速地將視訊資料由硬碟 機上送到網際網路上變得相當的關鍵。因此， 這個由硬碟直接且快速地連接上網路輸出且 又顧及多方客戶要求就成了一個亟待解決之 問題。另外，所傳送出之視訊又必須符合一定 之規格，IEEE802.3 以及視訊伺服器本身內部 之硬碟傳送協定。因此，一個網路介面控制器 (NIC)絕對是一個多方傳送機制系統中不可或 缺的。 本計畫所預期之目標如下所示： 一個獨立工作之 NIC 晶片，其中 PPQ 用 來代替傳統之 FIFO，可使得視訊伺服器 到客戶端之輸出率大為提升。 一個 SCSI-3 DMA 硬碟控制介面電路， 其除了符合 SCSI-3 之規格外，將視訊資料傳 至 NIC。 以 FPGA 為基底之雛型模組已驗證 NIC 與 SCSI-3 DMA 介面控制器。亦即，在終端 ASIC 單晶片製作之前，先以 FPGA 做出雛型 成品。 多個 PPQ 控制方法將與以研發，因其對 多方傳送服務品質有重大影響。 NIC 與 SCSI-3 控制介面之驅動程式亦需 發展。 目前，我們已完成部分的 NIC 與 DMA 控制器以顯示我們投入本計畫之決心。我們已 完成設計者如下： PPQ 最 大 優 先 選 擇 器 ： CIC ： 06-87B-63A(測試成功) 單端 SRAM：CIC：06-87E-17(測試成功) 500MHz PLL：CIC：06-88B-15(測試成功) 傳送及接收模組之設計：(完成 RTL code) CRC 產生器與檢查器：(完成 RTL code) Abstr act
Key wor ds : pr ior ity packet queue, video ser ver, DMA, networ k inter face control
Since the Video Server (VS) will play an important and critical role in the multi-casting protocol on broadband internet, rapid transmitting the video data on the network becomes an urgent demand. In order to keep the QoS, the direct and fast connection between the hard disk drive (HDD) and the network appears to be a task to conquer. Meanwhile, the transferred data must also comply with the IEEE 802.3 specification and the HDD protocol employed inside of the VS. Hence, a network interface controller (NIC) module is definitely required in such a system.
The goals of the proposed project are tabulated as follows :
A completely functional NIC chip in which PPQs are employed to replaced the traditional FIFOs such that the throughput of the VS to the client will be significantly enhanced.
A SCSI-3 DMA controller interface circuit [12] which complies with the SCSI-3 spec and transmits the video data to the NIC.
FPGA-based module mechanisms to verify the function of NIC and SCSI-3 DMA contrller. In other words, the prototype of the above circuits will be realized by FPGAs before delivering to the foundry.
Multi-PPQ control scheme will be developed, which is critical to the multi-client service demand.
S/W drivers for NIC and SCSI-3 controller will also be developed.
At present, we have finished certain parts of the NIC and the DMA controller in order to show our dedication to the proposed project. What we have done includes the maximum
selector of PPQ (CIC : T06-87B-63a), CRC checker-generator (RTL code), Single-ended SRAM(CIC：06-87E-17), 500MHz PLL(CIC： 06-88B-15) and transmitter-receiver modules (RTL code). 二、計畫緣由及目的 本計畫係著眼於多媒體系統在寬頻網際 網路上要達到多方傳送(multicast)協定之服務 品質(QoS)必須要在伺服器一端提供快速而 平衡有效之資料傳輸，因此亟需要伺服器之 存放資料之硬碟與網際網路之間架設一個快 速通道。以便客戶端能有較佳之服務結果。 其中以視訊資料最為龐大，也最困難給於平 均且有效之資料輸送率。 首先，我們將此一問題分為兩大部分， 即網路與主機匯流排之介面，與硬碟與匯流 排介面之問題。如圖一所示，則下面的問題 必須予以解決： (1)在 transceiver 與主機之間必須有一個 網路控制介面機制其必須提供多個資料緩衝 器用以存放來自硬碟之視訊資料而且這些資 料需根據客戶要求，時程排序，以及重複讀 取等等不同參數建立傳送優先序，以期達成 滿足每一客戶之要求，且不失去服務品質。 (2)在網路控制介面機制與硬碟之間必須 有一直接存取(DMA)之機制，其則使資料在 最快的時間之內送到控制介面(NIC)中之資 料緩衝區,並且與 ISA 或 PCI 介面相容。 因此我們分別提出解決之方案及其硬碟 架構。如圖二所示，為網路控制介面(NIC)之 方塊圖，其中的一些子模組我們已經完成電 路設計且已送 CIC 製造審查。其功能之描述 大致如下： (1)Receive Deserializer: 用 以 偵 測 SFD(Start of Frame Delimiter)以確定資料的邊 界，並且將位址資料送往 Address Recongnizer 去判斷，若為無效位址，則清除 PPQ，另外 資料也需送到 CRC 檢查器判斷是否傳輸上有 錯誤發生。 (2)CRC 產生器/檢查器:CRC 為 cyclic redundant code 若為傳送資料，則產生一 CRC 欄位附加於原始資料後，若為接收資料，則 將資料送入產生器以生一組 local CRC，與接 收到之 CRC 作比較。 (3)Transmit Serializer:將 PPQ 中資料由 平行轉為串列送到 SNI。 (4)位址確認器:Address Recongnizer，將 收到之資料之目標位址欄位(即封包之前 6 個 byte)與位址暫存器陣 列中之實際位址作 比 較。若不相符，則協定邏輯將予以剔退該封 包 。 而 多 方 傳 送 之 位 址 ， 則 可 用 雜 湊 法 (hashing)來編碼及解碼。 (5)PPQ 與控制器：NIC 終將設置至少兩 個 64×32-b PPQ 作為資料緩衝及排程之用。 一個 PPQ 之方塊圖如圖三所示。此一 PPQ 之 最大特色為資料長度可以不定，因為可用一 個 Next 欄位來指到下一個 segment，另外最 大優先選擇器也已完成一個快速電路版本， 如圖四所示之電路圖，與圖五所示之 layout 布局圖，另外圖三之讀/寫電路與時脈分離器 也已完成 Verilog RTL(Register Transfer level) 之程式寫作。 (6)協定可程式化邏輯陣列:此單位係實 現 IEEE 802.3 協定，包括了碰撞回復。此單 位亦在傳送時負責形成封包，在接收時剔出 封包中之前言(preamble)部分。 (7)DMA 緩衝器控制器:此單位係管控兩 個以上 32-bit DMA 通道。在接收時，內部 DMA 將封包存入緩衝器。在傳送時，內部 DMA 使用可規劃指標(pointer)將緩衝器記憶 體中之資料傳到 PPQ 中。第二個 DMA 則負 責自主機匯流排上將資料由匯流排上存入緩 衝器記憶體。整個 NIC 與主機緩衝器記憶體 及硬碟之架構則如圖六所示。圖八為一個另 外 考 慮 及 未 來 PCI 匯 流 排 之 應 用 (64 位 元,33MHz),則本計畫所開發之各個模組亦可 改以此種架構來實現。 (8)鎖相迴路之設計(PLL)：因為視訊資料 量極為龐大,而且又必須慮及 QoS 之要求,高 速的 clock rate 為一個可能之改善。因此我們 已經先在這方面進行一個 500MHz 之 PLL 設 計。此一 PLL 必須為 Low jitter,實際做過 Corner Simulation 而且對溫度補償效果要不 錯,以及負載需要最佳化來進行。這部分工作 已完成且測試成功 (CIC：T06-88B-15)。 本計畫之第二部分則是處理硬碟直接到 NIC 之介面問題。[12]中以詳細列 SCSI-3 command 之格式，如表格 1-4 所示即是。而 一個 SCSI-3 匯流排控制介面硬碟架構則如圖 九所示。其包括兩大部分： SCSI-3 匯流排控制機制:包括協定仲裁 PLA 以判決是否為 SCSI-3 指令，parity 檢查
與產生器用來判定資料是否有錯，Handshake 控制單元以判斷是否可適時傳送，以及一個 資料緩衝器(FIFO)。 微處理機介面:包括暫存器矩陣，ALU， 傳送計數器，ROM 用以存放控制微指令，程 式計數器等。圖十則為本計畫所開發之 NIC 之一應用情形。因為 ISA bus 之式微,以及 PCI bus 整合介面之考慮來設計。這方面之設計則 由雲林科技大學電子系陳中和教授提出建議 與指導。 三、研究方法與成果 本子計畫(NIC)的架構圖如圖一、二。現 階段已完成： (Ⅰ) PPQ (CIC : T06-87B-63a)：晶片下線並測 試成功，其架構圖與佈局圖如圖三~五。 (Ⅱ) PLL (CIC：06-88B-15)：晶片下線並測試 成功，其佈局圖如圖十二。 (Ⅲ) CRC ：其佈局圖如圖十一。 (Ⅳ) 傳送及接收模組：已完成 RTL code 並準 備下線。 (Ⅴ) 單端 SRAM (CIC：06-87E-17)：晶片下 線並測試成功。 四、結論與討論 本計畫成果對學術理論與產業界之應用 均有實際突破與貢獻，參與計畫之學生亦將 在這些領域中汲取先進之技術與知識。本計 畫已完成第一年之大部分目標，並且將部分 成果發表於國際學術會議及期刊上。 五、參考文獻
[1] C. M. Blair, “Low cost sorting circuit for VLSI,”
IEEE Trans. on Circuits and Systems - 1 : undamental
Theory and Applications, vol. 43, no. 6, pp. 515-516,
June 1996.
[2] S. K. Das, M. C. Pinotti, and F. Sarkar, “Optimal and load balanced mapping of parallel priority queues in hypercubes,” IEEE Trans. on Parallel and
Distributed Systems, vol. 7, no. 6, June 1996.
[3] E. Horowitz, S. Sahni, and D. Metha, “Fundamentals of data structures in C++,” W. H. Freeman and Company, 1995.
[4] Y.-C. Lin, “On balancing sorting on a linear array,”
IEEE Trans. on Parallel and Distributed Systems, vol.
4, no. 5, pp. 566-571, May 1993.
[5] D. Picker, and R. D. Fellman, “A VLSI priority
packet queue eith inheritance and overwrite,”IEEE Trans. On Very Large Scale Integration (VLSI)
Systems, vol. 3, no. 2, pp. 245-252, June 1995.
[6] G. V. Russo, and M. Russo,”A novel class of sorting networks,”IEEE Trans. on Circuits and Systems – 1 :
Fundamental Theory and Applications, vol. 43, no. 7,
July 1996.
[7] C. D. Thompson, “The VLSI complexity of sorting,”
IEEE Trans. on Computers, vol. C-32, pp. 1171-1183,
Dec. 1983.
[8] C.-C. Wang, and I.-H. Horng, “Realization of bidirectional associative memory using a pseudo-parallel searching approach,”1995 IEEE
International Conference on Neural Networks, vol. 3,
pp. 1502 - 1507, Dec. 1995.
[9] C.-C Wang, and G.-C. Lin, “VLSI implementation of a word-slice pipilined maximum selector for priority queues,”1997 Inter. Symp. On Communications
(ISCOM’97), pp. 409-412, Dec. 1997.
[10] National Semiconductor Data Sheet NS32203-10
Direct Memory Access Controller, June 1988.
[11] Adaptec Technology Data Sheet AIC-33C94A/94B,
Enhanced SCSI Bus Controllers, Dec. 1996.
[12] Information Technology - SCSI-3 Architecture
Model, Digital Equipment Corporation, Nov. 1995.
六、圖表 COAX TRANSCEIVER INTERFACE UNIT I S O L A T I O N TRANSCEIVER TAP OR BNC COAX CABLE SERIAL NETWORK INTERFACE NIC Network Interface Controller I S O L A T I O N SCSI-3 DMA Interface Controller STATION HOST PROCESSOR AND BUS 圖一:NIC 與網路介面架構 COLLISION RECOVERY PROTOCOL PLA ADDRESS REGISTER ARRAY (PHYS & MULTI)
COMMAND STATUS REGISTER ARRAY DMA BUFFER CONTROL LOGIC DMA ADDRESS AND COUNTERS ADDRESS RECOGNIZER RECEIVE DESERIALIZER TRANSMIT SERIALIZER CRC GENERATOR CHECKER ADDRESS REGISTER ARRAY
(PHYS & MULTI)
PREAMBLE / SYNCH PATTERN GEN. PRIORITY PACKET BUFFER PPQ CONTROL UNIT M U X I/O B U F F E R 8 8 HANDSHAKE COL CRS 8 ,16 OR 32 16 INTERNAL BUS BSCK BUS ARBITRATION/ HANDSHAKE BREQ,BACK ACK_,READY, MRD_,MWR_ MULTIPLEXED ADDRESS/DATA BUS M U X RXC RXD TXC TXO 圖二:NIC 內部架構 Packet 1 Packet 2 Packet 3... Storage Read Controller Reader Updater Maximal(Minimal) Priority Selector Data Out Writer Controller Writer Selector Writer Updater Data In Packet N ... Packet Priority
Maximal Priority Packet Index
Minimal Priority Packet Index
圖四:PPQ 最大選擇器電路 圖五:PPQ 最大選擇器布局圖 NIC PPQs LOCAL DMA REMOTE DMA 64K BUFFER MEMORY NETWORK
DATA FIFO DATA TRANSFER LOCAL ADDRESS REMOTE ADD HDD SYSTEM DATA SYSTEM I/O PORT SYSTEM DMA CONTROLLER MAIN CPU MAIN MEMORY
LOCAL BUS SYSTEM BUS HANDSHAKE SIGNAL BLOCK DATA TRANSFERS SYSTEM ADDRESS
DUAL BUS SYSTEM
圖六:NIC 與 Host processor 匯流排架構
圖七:SCSI-3 DMA 控制器架構
圖八：雙 DMA-SCSI 通道之架構
62b 2b 6B 6B 2B 46B-1500B 4B
PREAMBLE SFD DESTINATION SOURCE LENGTH DATA FCS
RECEIVE OPERATION TRANSMIT OPERATION STRIPPED BY NIC APPENDED BY NIC
TRANSFERED VIA DATA
TRANSFERED VIA DATA CACULATED+
APPENDED BY NIC
B=BYTES b=BITS
圖九:IEEE 802.3 封包格式
圖十：NIC 之應用於 Video Server 上情形
圖十一:8bit 與 16bit 共用 CRC 產生器/檢查器
