低功率超聲波壓控振盪器與其負電阻之研究

國

立

交

通

大

學

電信工程學系碩士班

碩

碩

碩

碩

士

士

士

士

論

論

論

論

文

文

文

文

低功率超聲波壓控振盪器與其負電阻之研究

Study on a Low Power Voltage-Controlled SAW Oscillator

and its Negative-Resistance Analysis

研 究 生：林晏慶

指導教授：高曜煌 教授

低功率超聲波壓控振盪器與其負電阻之研究

Study on a Low Power Voltage-Controlled SAW Oscillator

and its Negative-Resistance Analysis

研 究 生：林晏慶 Student：Yan-Chin Lin

指導教授：高曜煌 Advisor：Prof. Yao-Huang Kao

國 立 交 通 大 學

電信工程學系碩士班

碩 士 論 文

A Thesis

Submitted to The Institute of Communication Engineering

College of Electrical Engineering and Computer Science

National Chiao Tung University

In partial Fulfillment of the Requirements

For the Degree of Master of Science

In

Communication Engineering

November 2006

Hsinchu, Taiwan, Republic of China

低功率超聲波壓控振盪器與其負電阻之研究

低功率超聲波壓控振盪器與其負電阻之研究

低功率超聲波壓控振盪器與其負電阻之研究

低功率超聲波壓控振盪器與其負電阻之研究

Study on a Low Power Voltage-Controlled SAW Oscillator

and its Negative-Resistance Analysis

研究生：林晏慶 指導教授：高曜煌 博士

國立交通大學電信工程學系碩士班

摘要

摘要

摘要

摘要

本論文提出一個可應用於高頻的低功率損耗表面聲波振盪電路，以皮爾斯振盪器為 基礎，並以三級串接取代原有之單一增益級。此電路以單一大電阻進行偏壓，具有直流 耦合的作用，可避免使用電容進行耦合所帶來的面積與高頻損耗問題；並利用一電阻進 行相位調節，可針對特定頻率增進其負電阻上限，且在此機制下的增益轉導值相對具有 較大的自由度，使得此電路能夠達到低功率損耗的目標。本電路以台灣積體電路公司所 提供的 0.35_{µm 2P4M CMOS 製程實現，輸出頻譜為 622.6MHz，強度-33.19dBm，功率損} 耗為 18.93mW。文末對模擬與量測結果分析比對，並針對此電路可能帶來的寄生振盪進 行討論。

Study on a Low Power Voltage-Controlled SAW Oscillator

and its Negative-Resistance Analysis

Student：Yan-Ching Lin Advisor：Prof. Yao-Huang Kao

Institute of Communication Engineering

National Chiao Tung University

Abstract

In this thesis, a low consumption voltage controlled SAW oscillator for high frequency is proposed, which is deduced from Pierce oscillator. Three-cascaded gain stage instead of a single one is employed. A single resistance is provided for DC bias and DC coupling so that the area and power consumption problem caused by capacitor coupling is reduced. Another small resistance is used for phase adjustment, which is capable to improve the negative resistance limit for certain frequency. The transconductance of the circuit is widely tuned to achieve the goal of low power consumption. The circuit is implemented by TSMC 0.35µm 2P4M CMOS process. The output frequency is at 622.6MHz. The power consumption of the core circuit is 18.93mW with the fundamental tone equals to -33.19dBm. The possible effect caused by the parasitic is also discussed.

誌謝

誌謝

誌謝

誌謝

本論文得以順利完成，首先要感謝我的指導教授高曜煌博士，在兩年的研究 所生涯中，無論專業知識上的教導或生活上的待人處事，都使我有很大的收穫。 此外，感謝周復芳教授、許孟庭教授和林宏澤博士撥冗擔任我的口試委員，提供 寶貴的意見。 感謝國家晶片系統設計中心（CIC）及台灣積體電路公司（TSMC）提供晶 片下線及製作的機會。另外感謝鍾世忠教授實驗室在量測儀器上的協助支援，也 感謝交通大學提供這麼完整豐富的學習環境，讓我這兩年獲益良多。 感謝 909 實驗室的所有成員：書宗、義濱、炯宏、萬信、銘鴻、東鉞、崇安、 建樺學長在學習與生活上的幫助，勇銚、志雄、佳宏同學兩年來ㄧ同努力的奮鬥 是我們共同的回憶，與乃元、嘉川、宏彰、邦郁學弟，謝謝你們平時生活的照顧 與協助，研究生的生活因你們而多了許多歡笑與回憶。感謝我的高中好友弘彬， 在剛到新竹時在生活上的幫助與勉勵。也感謝我大學好友文浩，在研究所生活最 後幾個月來的陪伴與照顧。 感謝我的父母與兩個妹妹，你們的支持一直是我的最大動力，使我能夠專心 於學習研究上，並完成這份論文。 僅以此論文獻給所有關心我與愛我的人。 2006.10.26 晏慶于新竹交大

目錄

中文摘要 i 英文摘要 ii 致謝 iii 目錄 iv 表目錄 vi 圖目錄 vii 第一章 第一章第一章 第一章 緒論緒論緒論 ... 1 緒論 1.1 研究研究研究動機研究動機動機 ... 1 動機 1.2 表面聲波振盪器表面聲波振盪器表面聲波振盪器... 3 表面聲波振盪器 1.2.1 表面聲波振盪器常用架構 ... 3 1.2.2 表面聲波振盪器範例... 6 1.2.3 本論文所採用的架構基礎 ... 8 1.3 相關規格參考說明相關規格參考說明相關規格參考說明 ... 9 相關規格參考說明 1.4 論文目標論文目標論文目標 ... 10 論文目標 1.5 論文架構論文架構論文架構 ... 10 論文架構 第二章 第二章第二章 第二章 表面聲波振盪器表面聲波振盪器表面聲波振盪器 ... 11 表面聲波振盪器 2.1 表面聲波共振腔表面聲波共振腔表面聲波共振腔... 11 表面聲波共振腔 2.1.1 表面聲波共振腔結構... 11 2.1.2 表面聲波共振腔等效電路之分析與萃取... 12 2.2 表面聲波積體振盪表面聲波積體振盪表面聲波積體振盪器表面聲波積體振盪器器 ... 16 器 2.2.1 振盪器基本原理 ... 16 2.2.2 表面聲波振盪器負電阻分析 ... 21 2.2.3 負電阻振盪分析 ... 23 2.2.4 負電阻小訊號分析... 25 第三章 第三章第三章 第三章 低功率低功率低功率三級表面聲波振盪器低功率三級表面聲波振盪器三級表面聲波振盪器... 29 三級表面聲波振盪器 3.1 三級表面聲波振盪器之發展與演進三級表面聲波振盪器之發展與演進三級表面聲波振盪器之發展與演進 ... 29 三級表面聲波振盪器之發展與演進 3.2 三級壓控表面聲波振盪器之設計流程三級壓控表面聲波振盪器之設計流程三級壓控表面聲波振盪器之設計流程 ... 33 三級壓控表面聲波振盪器之設計流程 3.2.1 振盪器之負電阻分析... 33 3.2.2 頻率調整之設計 ... 35 3.2.3 環境因素變動之模擬... 39 3.2.4 三級與一級電路之比較... 42 3.3 三級壓控表面聲波振盪器之電路之量測與分析三級壓控表面聲波振盪器之電路之量測與分析三級壓控表面聲波振盪器之電路之量測與分析三級壓控表面聲波振盪器之電路之量測與分析... 44 3.3.1 振盪器之頻譜與消耗功率分析 ... 46

3.3.2 振盪核心電路之負電阻分析與量測... 47 3.3.3 量測結果之討論 ... 49 第四章 第四章第四章 第四章 結論結論結論 ... 50 結論 附錄 附錄附錄 附錄 A 壓電共振腔的等效模型壓電共振腔的等效模型壓電共振腔的等效模型壓電共振腔的等效模型... 51 附錄 附錄附錄 附錄 B 表面聲波振盪器負表面聲波振盪器負表面聲波振盪器負表面聲波振盪器負電阻之小訊號推導電阻之小訊號推導電阻之小訊號推導電阻之小訊號推導... 60 附錄 附錄附錄 附錄 C 可變電容之介紹與大訊號分析可變電容之介紹與大訊號分析可變電容之介紹與大訊號分析可變電容之介紹與大訊號分析... 64 參考文獻 參考文獻參考文獻 參考文獻 ... 73

表

表

表

表

目

目

目

目

錄

錄

錄

錄

表 1.1 SONET/ SDH 規格對照表 ... 2 表 1.2 相關產品規格比較... 9 表 2.1 622MHz 單埠表面聲波共振腔等效電路參數 ... 16 表 3.1 單級與三級電路之比較表 ... 42 表 3.2 消耗電流與輸出直流準位比較 ... 46 表 A.1 聲波與電磁波參數對應表 ... 51 表 A.2 聲波與電磁波方程式對應表 ... 51

圖

圖

圖

圖

目

目

目

目

錄

錄

錄

錄

圖 1.1 使用共振腔基頻的皮爾斯振盪器 ... 3 圖 1.2 使用高階諧波項的皮爾斯振盪器 ... 4 圖 1.3 考畢茲振盪器...5 圖 1.4 巴特勒振盪器...5 圖 1.5 表面聲波振盪器(a) [4] ...6 圖 1.6 表面聲波振盪器(b) [5] ...7 圖 1.7 QoS 製程剖面圖 [6]...7 圖 1.8 皮爾斯架構 CMOS 振盪電路...8 圖 2.1 單埠表面聲波共振腔 ... 11 圖 2.2 雙埠表面聲波共振腔結構... 12 圖 2.3 表面聲波元件 BVD 等效模型... 13 圖 2.4 表面聲波共振腔 S21 散射參數量測 ... 15 圖 2.5 正回授系統方塊圖 ... 16 圖 2.6 能量補償系統分析圖 ... 18 圖 2.7 負電阻產生電路 (a)交叉耦合電晶體差動對 (b)單顆電晶體... 19

圖 2.8 接地點不同構成的振盪器結構 (a) Source Follower (b) Colpitts (c) Pierce……… ... 20 圖 2.9 Pierce 振盪電路 ... 22 圖 2.10 負電阻分析方法 (a)傳統分析方法 (b)本論文分析方法 (c)系統示意圖 ... 22 圖 2.11 振盪電路等效元件示意圖... 23 圖 2.12 Zc 阻抗複數平面軌跡圖 ... 24 圖 2.13 單級表面聲波振盪器小訊號等效電路 ... 25 圖 2.14 以g 為變數之小訊號阻抗複數平面軌跡圖 ... 27 _m 圖 2.15 一級 Pierce 電路負電阻分析... 28

圖 3.1 使用串接電容的三級表面聲波振盪器 ... 29 圖 3.2 使用電阻進行相位調整的三級表面聲波振盪器 ... 30 圖 3.3 三級電路簡化小訊號等效模型 ... 31 圖 3.4 三級電路負電阻數學解析... 32 圖 3.5 (a)調整相位用電阻與負電阻值的相對應關係(b)選定後之相位延遲 ...34 圖 3.6 (a)改變負載電容所相對應的負電阻值 (b)參數選定後之負電阻趨勢 ... 36 圖 3.7 振盪迴路虛部阻抗圖 ... 37 圖 3.8 MOS 可變電容電路結構示意圖 ... 38 圖 3.9 調諧電壓與輸出頻率之關係... 39 圖 3.10 各種環境變因下的負電阻與調諧電壓關係圖... 40

圖 3.11 模擬震盪波形與其頻譜 (a) TT Corner (b) SS Corner ... 41

圖 3.12 圖 3.12 單級與三級電路頻譜比較圖 (a) 單級 (b) 三級... 43

圖 3.13 (a)晶片佈局圖 (b)Raw Die 照相圖 ... 44

圖 3.14 (a)頻譜量測電路板 (b)負電阻量測電路板... 45 圖 3.15 輸出頻譜量測圖 ... 46 圖 3.16 (a)負電阻量測結果(b)負電阻模擬修正結果... 48 圖 3.17 表面聲波共振腔與共振電路的阻抗虛部量測圖 ... 49 圖 A.1 聲波傳遞的示意圖 ... 52 圖 A.2 非壓電材料內部聲波傳播的 T 型等效網路... 53 圖 A.3 傳輸線的 T 型等效電路 ... 54 圖 A.4 壓電材料的波傳遞示意圖... 55

圖 A.5 壓電材料的 Mason’s Model ... 57

圖 A.6 加上上下電極與基板的等效壓電共振腔模型 ... 58

圖 A.7 壓電共振腔的簡化等效模型 ... 59

圖 B.1 單級表面聲波振盪器之小訊號負電阻分析圖 ... 60 圖 B.2 三級表面聲波振盪器之小訊號負電阻分析圖 ... 61 圖 C.1 (a)理想無損電容電感共振槽 (b)可變電容小訊號與大訊號容值之比較...63 圖 C.2 p+_Nwell 接面電容 (a)製程結構 (b)電容-電壓特性[22]...64 圖 C.3 N 型 MOS 可變電容 (a)製程結構與電路符號 (b)電容-電壓特性[16] ... 65 圖 C.4 反轉型 MOS 可變電容 (a)PMOS 製程結構、端點連接方法與電路符號 (b)NMOS 製程結構、端點連接方法與電路符號 ... 66

圖 C.5 反轉型 MOS 可變電容電壓電容特性曲線 (a) PMOS (b) NMOS ... 67

圖 C.6 累積型 MOS 可變電容 (a) 製程結構 (b) 電容電壓特性 ...67 圖 C.7 大訊號擺幅下的等效電容電壓曲線... 68 圖 C.8 積分平均法預估之大訊號等效電容電壓關係曲線...69 圖 C.9 大訊號擺幅下可變電容的電流電壓軌跡圖(不同臨界電壓)[22]... 70 圖 C.10 利用(C.7)式預估之可變電容大訊號等效電容電壓曲線... 70 圖 C.11 HSPICE 傅立葉分析電路設置圖 (反轉型 NMOS 可變電容) ... 71 圖 C.12 HSPICE 傅立葉分析法預估之大訊號等效電容電壓曲線 ...71

第一章

第一章

第一章

第一章

緒論

緒論

緒論

緒論

1.1

1.1

1.1

1.1 研究

研究

研究

研究動機

動機

動機

動機

西元 1855 年，英國科學家 Lord Rayleigh 於地震研究領域上發現了表面聲波 的存在[1]，此後將此現象運用於地震研究上。他在文獻[1]中指出，除了剪波 （Shear wave）與縱波（Longitudinal wave）外，還可存在一種延著半無限彈性

體表面傳遞的波，叫做表面聲波（Surface acoustic wave），此後表面聲波又被稱

為 Rayleigh Wave；西元 1965 年，加州大學柏克萊分校的 R.M. White 以及 F.W.

Voltmer 發現在壓電晶體上鍍上交叉指狀電極（Inter-digital Transducer:IDT） [2]，

則可產生表面聲波，此後表面聲波元件便開啟了其在通訊以及感測方面的應用。 表面聲波元件（Surface Acoustic Wave Devices）具有相當高的品質因數 （Quality Factor）和頻率穩定度，其同時亦具有體積小、重量輕、與 IC 製程相 容等優點，因此被廣泛應用於無線通訊上濾波器與振盪器等設計[3]。目前主流 的表面聲波元件主要涵蓋範圍在 10MHz 到 3GHz 之間，因此可應用於中高頻訊 號處理與射頻訊號的發射接收，乃至於電視視訊、衛星通訊與雷達系統等等，作 為提供穩定訊號之訊號源。 為了確保資料傳輸的正確性，光通訊系統需要一準確的參考訊號源來進行時 脈與資料回復；表面聲波元件具有上述等特性，常被使用於實現振盪電路，作為 光通訊系統中此穩定訊號的來源。目前光通訊系統的標準主要有三大技術，分別 是高密度分波多工(Dense Wavelength Division Multiplexing)、光乙太網路(Optical

Ethernet)與 SONET/ SDH，其中 SONET/ SDH 為現今光通訊網路的主流標準。 SONET (Synchronous Optical Network，同步光纖網路)與 SDH (Synchronous Digital Hierarchy，同步數位階層)的基本架構都是以同步傳送模式為基礎，SONET

SONET STANDARD

SDH STANDARD

BIT RATE

OC1 - 51.84Mbps OC3 STM1 155.52Mbps OC12 STM4 622.08Mbps OC48 STM16 2.4883Gbps OC192 STM64 9.9533Gbps 表 1.1 SONET/ SDH 規格對照表 是由美國所訂定的光纖傳輸標準，SDH 是由國際電信協會(International Tele

-communication Union) 根據 SONET 為藍本所制定出來適用於美國以外的全球

同步傳輸標準，此標準除了適用於光纖網路外，也適用於其他以同步傳輸為標準 的傳輸方式。圖表 1.1 列舉了 SONET/SDH 的規格。由於 SDH/SONET 具有高傳 輸率、高可靠度，與相容於不同協定平台等優點，故在目前的光通訊系統中扮演 了主流的角色。 隨著網際網路的普及和影音多媒體的廣泛應用，網路頻寬的需求與日俱增， 為了確保在大量傳輸時資料的正確性，光接收器中利用到時脈回復電路，對於誤 碼率(Bit Error Rate)有著高標準的要求。此時操作於高頻的壓控表面聲波振盪器

(Voltage Controlled SAW Oscillator)能夠提供一精準且穩定的參考訊號。本論文所

研究的電路為一操作於 622MHz 的 VCSO，利用可變電容進行頻率的校準，並以

低功率為目標，以 TSMC 2P4M 0.35_{µm 製程實現之，以達到小體積、可量產、}

乃至於便宜的商業化目標。除了光通訊之外，將來更能夠以此電路為基本架構， 做更深一步的研究，使用於行動通訊等同樣需要準確參考訊號源的電路。

1.2 表面聲波振盪器

表面聲波振盪器

表面聲波振盪器

表面聲波振盪器

過去表面聲波振盪器主要是以離散電路的方法實現，利用大量的集總元件和 迴路放大器來實現振盪器，此方法佔去太大的面積，且需要較高電壓作為電源供 應。而因應積體電路(Integrated Circuit)的蓬勃發展，積體化的表面聲波振盪器也 隨之產生。IC 化的表面聲波振盪器克服傳統離散電路的大面積缺點，而隨著製 程進步，使得低損耗功率的電路也跟著可行。 1.2.1 表面聲波振盪器常用架構表面聲波振盪器常用架構表面聲波振盪器常用架構表面聲波振盪器常用架構 (a) 使用共振腔基頻的皮爾斯振盪器 使用基頻的皮爾斯(Pierce)振盪電路如圖 1.1，表面聲波元件在電路中扮演電 感的角色，在適當設計的前提下，此電路能輕易地達到低失真弦波輸出的目標， 且其的偏壓容易設計，相對地使得電路較為穩定。 圖 1.1 使用共振腔基頻的皮爾斯振盪器

(b) 使用高階諧波項的皮爾斯振盪器 經過安排的壓電共振腔能夠使電路操作於其奇次項諧波，利用此方法可以使 電路克服本身限制而操作於較高頻率，而考慮到輸出功率通常在高階諧波的選用 上為三次項諧波。此電路的架構如圖 1.2，和圖 1.1 的架構相較多了電感來產生 能量槽，L1 與 C1 為主要的能量槽提供者，兩者之共振頻率必須大於共振腔之基 頻，C4 為隔絕直流用的大電容。 圖 1.2 使用高階諧波項的皮爾斯振盪器 (c) 考畢茲振盪器 圖 1.3 為考畢茲(Colpitts)振盪器的基本結構，如同皮爾斯振盪器，表面聲波 元件在此架構中扮演著電感的角色。為了達到較大的頻率調動範圍，電路設計者 會將可變電容與共振腔串接，與皮爾斯振盪器不同，此安排於考畢茲振盪器並不 會對增益級有著直接的影響，使得考畢茲振盪器在頻寬上能有較佳的表現。

圖 1.3 考畢茲振盪器 (d) 巴特勒振盪器 為了使共振腔在高頻或高階諧波下能夠正常工作，巴特勒振盪器為一適於高 頻下操作的振盪電路，如圖 1.4。電路將共振腔儘可能設計於其最小阻抗，以因 應品質因數隨頻率增加而降低的現象。圖中的 L1、C1 與 C2 購成了能量槽，期 共振頻率設計於欲得到之工作頻率。C3 為直流隔離電容，對振盪無直接影響。 此電路對偏壓的條件要求較為嚴格，且工作頻寬較窄，有較大的機會需要使用到 額外的輸出匹配電路。 圖 1.4 巴特勒振盪器

1.2.2 表面聲波振盪器表面聲波振盪器表面聲波振盪器表面聲波振盪器範例範例範例範例 (a) 下圖 1.5 為一考畢茲架構的表面聲波振盪器[4]，電阻 Rf用來調整表面聲波元 件的回授能量，電感 L1可以用來延伸頻率拉動範圍(Frequency Pulling Range)，Vc1為可變電容，經由外來的控制電壓可對頻率進行調整。此電路 利用雙載子接面電晶體(BJT)提供增益，表面聲波元件為引發振盪的主要角 色，在滿足巴克豪森的條件下會引發。 圖 1.5 表面聲波振盪器(a) (b) 圖 1.6 是利用表面聲波共振腔進行頻率穩定之用的振盪器[5]，電路主體為一 考畢茲振盪器，引發振盪的機制來自於核心振盪器本身，振盪頻率主要由 LC 決定，表面聲波元件為穩定頻率之用。和振盪器(a)比較起來，此電路在滿足 元件中心頻率的前提下，LC 的元件值具有較大的設計自由度，但電感為引發 振盪的主要元件，需以外接實現之，因而會佔去大量體積，為此電路的主要 缺點。

圖 1.6 表面聲波振盪器(b) (c) 另外一種實現表面聲波振盪器的方法是利用製程技術，將石英晶體機版和金 氧半導體的矽基板疊合在一起，形成單晶片的形式[6]。也就是所謂的 Quartz on silicon (QoS) 製程。如此一來可避免外接表面聲波元件所引發的寄生效 應，但由於製程本身的條件，使得表面聲波元件在高頻的表現有一定的限制， 且此製程在成本上明顯高出其他實現電路的方法。圖 1.7 為此製程的剖面示 意圖。 圖 1.7 QoS 製程剖面圖

1.2.3 1.2.3 1.2.3 1.2.3 本論文所採用的架構本論文所採用的架構本論文所採用的架構本論文所採用的架構基礎基礎基礎基礎 本論文所採用的基本架構為一個皮爾斯(Pierce)架構的振盪電路如圖 1.8，其中包 括了一個反相器作為增益級，一回授電阻以穩定偏壓，可變電容對頻率作微調， 以及 SAW 做為引發振盪的能量槽。由於上述各方法相對於 CMOS 製程在成本上 明顯來得昂貴[7]，本論文除了表面聲波元件的部份(虛線部分)將以 TSMC 的 0.35µm CMOS 製程實現積體化。在接下來的章節中將對電路本身進行分析，針 對某些要點提出電路上的改進，並對改進後的電路進行深一步的探討。 圖 1.8 皮爾斯架構 CMOS 振盪電路

1.3 相關規格參考說明

相關規格參考說明

相關規格參考說明

相關規格參考說明

本論文研究為實現一全互補式金氧半製程(CMOS)之積體化表面聲波振盪 器。表 1.2 為一些相關產品規格比較，最右邊為欲達到之設計目標，其中最主要 的重點為低功率消耗。

VECTRON TXC KSS F-tech Goal Product VS-700 8P Series KSS-VCSO

-100B VCSO 622SMD NCTU -ED909 Frequency 500~850M Hz 500~750MHz 622.08MHz 622.08MHz 622.08M Hz Supply Voltage 3.3V 3.3V 3.3V 3.3V 3V Supply Current

55mA 64mA 60mA 70mA 30mA

Operating Temperatu re -40~85℃ -40~85℃ 0~85℃ N.A. -30~85℃ Package Size 5.0×7.5×2. 5 ㎜ 7.0×5.0×1.85 ㎜ 20×20×8.5 ㎜ 14.4×14.4 ×5.0 ㎜ No Package Output Level 650 mV-pp 0.1VDD ~0.9VDD -5dBm 13dBm -5dBm 表 1.2 相關產品規格比較

1.4 論文目標

論文目標

論文目標

論文目標

本論文目標在於使用 CMOS 製程技術實現一個可應用的表面聲波振盪器架 構，而此架構也能同時應用於其他同樣使用壓電共振腔的振盪器電路。實現的振 盪器有以下的特色： 1. 高穩定度：由於振盪器使用了高品質因數的表面聲波為共振腔，使得此振盪 器比一般使用電容電感共振槽(LC-tank)的振盪器有著更為精準的振盪頻率。 2. 節省材料成本與電路面積：將傳統上使用集總元件製作的表面聲波振盪器減 化成 IC，可減少外部集總元件的使用。 3. 低功率損耗：市面上利用 CMOS 製程實現的表面聲波振盪器為了在高頻時 能提供足夠的負電阻，需要足夠大的功率消耗使得迴路中的增益級能達到標 準。本論文提出的架構降低了電路對增益級電導的依靠性，進一步降低其功 率損耗。

1.5 論文架構

論文架構

論文架構

論文架構

本論文各章節的主題如下：第一章為歷史沿革，發展動機以及市面上 的規格介紹與論文目標；第二章為表面聲波共振腔的參數萃取，振盪器基本 架構與理論，分析方法以及基本架構的限制；第三章則是為了克服負電阻限 制所提出來的三級架構與其理論，振盪器的設計流程與模擬結果，實現電路 時的考量和實際電路量測結果，以及為了貼近量測結果對模擬結果所做的修 正；第四章為結論與未來的研究展望。

第

第

第

第二

二

二

二章

章

章

章

表面聲波

表面聲波

表面聲波

表面聲波振

振

振

振盪器

盪器

盪器

盪器

2.1 表面聲波共振腔

表面聲波共振腔

表面聲波共振腔

表面聲波共振腔

2.1.1 表面聲波共振腔結構表面聲波共振腔結構表面聲波共振腔結構表面聲波共振腔結構 表面聲波是超聲波的一種，其為在介質表面進行淺層傳播的機械能量波。隨 著表面條件不同，表面聲波具有不同的振盪型態[8]。在這些不同型態的表面聲 波中，Rayleigh wave 具有非色散、易分析，且在傳遞的過程中有著尖銳的頻率 特性，因而被廣泛的使用。表面聲波元件一般可分為單埠與雙埠兩種。 圖 2.1 單埠表面聲波共振腔

圖 2.1 為單埠表面聲波共振腔(SAW-R)結構圖。表面聲波元件在壓電材料基 板上以薄膜製造方式製造兩組交叉指狀電極(IDT)，其中一組為輸入，將接受到 的電訊號以逆壓電效應轉換成表面聲波，轉換的表面聲波將透過兩組 IDT 間的 延遲線區到達另一組 IDT，再利用正壓電效應將表面聲波轉換成電訊號輸出。 圖 2.2 則為雙埠表面聲波共振腔。工作原理與上述單埠表面聲波共振腔之工 作原理同。 圖 2.2 雙埠表面聲波共振腔結構 2.1.2 表面聲波共振腔等效電路之分析與萃取表面聲波共振腔等效電路之分析與萃取表面聲波共振腔等效電路之分析與萃取表面聲波共振腔等效電路之分析與萃取 本論文將使用單埠表面聲波共振腔來作為振盪電路中作為振盪源的能量 槽，因此以下將針對單埠表面聲波元件進行等效電路的分析與萃取。壓電共振腔 具有多種集總元件等效模型，為了在設計分析上的方便和貼近實際電路兩者間取 得平衡點，我們採取了 Butterworth Van Dyke (BVD) 模型，BVD 模型的等效模 型如圖 2.3[9]，附錄 A 中將簡單地介紹等效模型之推導。此模型為對稱架構，因 此腳位 1 和腳位 2 兩接腳可自由互換。

圖 2.3 表面聲波元件 BVD 等效模型

在 BVD 模型中，破壞振盪的主要等效元件爲與 RLC 並聯的電容 Co，此電 容產生的原因主要來自於 IDT 間的雜散電容，以及包裝時封裝的等效寄生電容。 此電容同時也被稱為靜態電容(static capacitor)、封裝電容(case capacitor)，或是分 路電容(shunt capacitor)。

圖 2.3 表示了表面聲波元件在單一共振模態下的等效模型，串聯 RLC 電路

中的三個元件為共振電路的主要提供者。令 Rs(i)、Ls(i)、Cs(i)分別為其不同共振

模態下的元件值，每個模態下其串聯輸入阻抗 Zs(i)也不盡相同。在第（i）模態 下的串聯共振頻率 fs 主要由 Ls(i)和 Cs(i)決定，如以下（2.1）式： ( ) ( ) ( ) 1 2 S s i s i s i f L C π ₌ω ₌ （2.1） 並聯共振頻率 fp則是由 Ls(i)、Cs(i)以及旁路電容 Co 決定，表示方法如（2.2）式： ( ) ( ) ( ) 1 2 ( ) p p s i o s i s i o f C C L C C π =ω = + （2.2）

其品質因數 Q(i)表示方法如（2.3）式： ( ) ( ) ( ) ( ) ( ) ( ) 1 ( ) s i s i s i s i s i s i L Q i C R R ω ω = = _（2.3） 此時的串聯部分輸入阻抗 Zs(i)可表示為下列（2.4）式： ( ) ( ) ( ) ( ) ( )

1

(

)

s i s i s i s i s i

Z

R

j

L

C

ω

ω

=

+

−

（2.4） 因為振盪器的工作頻率

ω

相當接近共振腔串聯共振頻率

ω

s(i)_，亦即

ω ω

_≒

s(i)_， 我們假設兩者的頻率偏移比例 p 如（2.5）式，並預期此偏移比例將遠小於一。 ( ) ( )

1

s i s i

p

ω ω

ω

−

=

_（2.5） 利用（2.5）式和

ω≒ω

s(i)的關係，我們將（2.4）式改寫成如下（2.6）式： ( )( ) ( ) ( ) (2 ) s s s s s s s s s s s s s s s Z R j L R j L R j L p ω ω ω ω ω ω ω ω ω ω ω ω ω + − = + − = + ≈ + i （2.6） 利用上述式子，可以得到表面聲波元件的等效電路參數。本論文使用嘉碩科 技所提供的 622.310MHz 表面聲波共振腔，利用網路分析儀進行量測，觀察其 S21 散射參數，所量測到的 S21 參數如圖 2.4 所示。

623.5 MHz 2.5 dB/ -25 dB 0 dB MAG dB CH4 2.5 dB/ REF 0 dB START 620.81 MHz 500 kHz/ STOP 623.81 MHz FIL 1k 1k FIL 1k 1k CPL CAL S21 1 2 3 4 4: -13.20 dB 623.200625 MHz 1: -1.017 dB 622.308125 MHz 2: -22.92 dB 622.6175 MHz 3: -4.849 dB 623.121875 MHz 〈 0 dB Date: 7.DEC.04 09:03:17 圖 2.4 表面聲波共振腔 S21 散射參數量測 等效表面參數萃取之步驟如下︰ 1. 利用共振腔在串聯共振頻率 fs 時的特性來求取 Rs值，也就是利用此時的插 入損耗 (Insertion Loss) 來計算出 Rs值，由於表面聲波元件的單埠共振腔具 有低損耗的特性，典型的 Rs值約在 10～30Ω 之間。

2. 已知共振腔的負載品質因數 QL (Loaded Quality Factor) 的定義如下︰

r r L p s f f Q BW f f = = − （2.7） 其中 f_r = f_sif_p ，由圖 2.4 可得知 fs 與 fp 的值。 又 QL可以由 2.8 式的方式表示︰ 1 2 L s s Q f RC π = （2.8） 由（2.7）和（2.8）我們可以求得 Cs，再帶入（2.1）式我們可以得到 Ls值。 一般典型的 Ls數量級約在幾十~幾百µH，Cm則是在幾個 fF 之間。

3. 藉由並聯共振頻率 fp 我們可以決定旁路電容 Co 值。 1 2 1 1 1 1 (1 ) (1 ) 2 2 p s m m f f L C r r π   = _ + _ ≈ +   （2.9） 其中 p m C r C

= ，稱作電容比(capacitance ratio)，通常我們會定義 pulling range =

1

2 2

m p

C

C = r ，SAW 元件典型的 pulling range 值約在±300ppm 以內。

表 2.1 為我們萃取出來的等效電路參數。 fs(MHz) IL(dB) QL Rs(Ω) Ls(µH) Cs(fF) Co(pF) 622.31 1.02 2012 12.89 35.308 1.853 2.79 表 2.1 622MHz 單埠表面聲波共振腔等效電路參數

2.2 表面聲波積體振盪器

表面聲波積體振盪器

表面聲波積體振盪器

表面聲波積體振盪器

2.2.1 振盪器基本原理振盪器基本原理振盪器基本原理振盪器基本原理 振盪器為ㄧ個產生週期性電壓變化訊號的電路元件。電路要產生振盪必須符 合振盪條件，最基本的理論為巴克豪森準則(Barkhausen Criteria)，主要是由迴路 增益與其相位變化來分析起振狀況；圖 2.5 為一正回授系統，其轉移函數如（2.10） 式所示︰ 圖 2.5 正回授系統方塊圖

( )

( )

1

( ) ( )

( )

out in V j A j V j A j B j ω ω ω = ₋ ω ω （2.10） 根據巴克豪森準則，電路要產生振盪必須滿足兩個條件︰ (1) 電路的閉迴路增益在振盪頻率上必須大於一。 (2) 電路的總相位移在振盪頻率時須為2nπ，其中n為0,1,2,…等整數。 亦即（2.10）式須滿足︰

( ) ( )

o o 1 A jω B jω ≥ （2.11）

( ) ( )

_{o o} 0 360 A jω B jω or ∠ = ° ° （2.12） 當此兩條件成立時，電路便可振盪於使（2.12）成立的頻率點ω 上，當（_o 2.11） 式等於一時，（2.10）式所表示的增益將變成無窮大。換句話說，在這時候即使 沒有輸入訊號，只有在系統中有雜訊存在，迴路增益會放大雜訊在輸出端產生訊 號，亦即此系統仍然能夠促使振盪。 除了上述迴路分析的方式外，亦可由能量補償的觀點來分析，即所謂的負電

阻分析法。在一個理想的電容電感諧振槽（Resonance Tank）中，如圖2.6(a)，

給予其ㄧ個電流脈衝訊號觸發時，此諧振槽將在電感電抗(jωoL)等於電容電抗 (1/ jω_oC)時產生共振，共振頻率ω 為1/ LC 。然而在實際電路電容和電感具有_o 寄生電阻，如圖2.6(b)，當RLC電路振盪時，訊號會被寄生電阻Rp衰減掉。爲 了避免此現象，我們可以想像將一個負的Rp與此電路並聯，如圖2.6(c)，藉以 抵消諧振槽中的電阻能量消耗，使訊號能夠維持振盪。實際電路中負電阻元件並 不存在，但我們能夠以主動電路來實現等效元件，如圖2.6(d)，主動電路提供了 負電阻，給予能量以補償RLC共振槽中電阻帶來的損耗，使電路能夠維持振盪。 因此在分析振盪器電路時，電路成功起振必須滿足兩個條件：(1)電路的總電抗 為零。(2)電路的總電阻在起振頻率時為負值。當兩項條件均滿足時，電路將振 盪在第一項條件成立的條件點，且在第二項條件接近零的時候到達穩定振盪。

(a)

(b)

(c)

(d)

利用電晶體產生負電阻的方式大致上有兩種架構；一種為交叉耦合

(cross-couple) 電晶體差動對的形式，一種為單顆電晶體形式，如圖2.7所示，由

小訊號等效電路分析，忽略基底效應(body effect)和通道調變效應(channel

modulation effect)，可得負電阻為[10]： 1 2 in p m Z R g − = = − （2.13） 2 2 1 2 1 2 1 1 m in p p g Z j R jX C Cω Cω Cω   = − − _ + _= − −   （2.14） X Y 1 in Z C1 C2 B A C 2 in

Z

(a) (b) 圖2.7 負電阻產生電路 (a)交叉耦合電晶體差動對 (b)單顆電晶體 此兩種負電阻產生方式皆實現了圖2.6中補償損耗的負電阻₋R_p；此兩種電路都 能夠產生負電阻，然而在表面聲波振盪器中，交叉耦合的方式並不適用，當我們 將SAW元件兩端跨在圖2.7(a)中XY兩端之間時，等效串聯共振臂裡頭的電容 會把XY兩點斷路，這樣會使得此二端點的偏壓點無法建立，讓這個電路產生閂 鎖(latch)的功能，而無法提供振盪器所需要的負電阻，故交叉耦合的負電阻產生 方式多半僅應用於電容電感振盪器(LC-tank VCOs)中。因此在使用到壓電共振腔 的振盪器中，多半以圖2.7(b)的方式來實現負電阻。而圖2.7(b)中的單顆電晶體 架構中，A,B和C三點分別接地可以得到三種不同架構的振盪電路，如圖2.8所

(a) Source Follower (b) Colpitts (c) Pierce

圖2.8 接地點不同構成的振盪器結構

示。A點接地之電路如圖2.8(a)，為ㄧ個源極隨耦器(source follower)架構；圖2.8(b)

為B點接地之電路，為單端振盪器中使用最廣泛的考畢茲(Colpitts)振盪電路；圖 2.8(c)為C點接地之電路，與前兩者相比，此電路少了一個偏壓點，此架構稱為 皮爾斯(Pierce)振盪電路。在這三種電路之中，又以皮爾斯架構在壓電共振腔的 應用之中最廣。Pierce振盪電路中的並聯負載電容對於頻率控制有著明顯的定 義，且電容接地在積體電路中可直接與基底連接，提供良好的交流接地點(ac ground)，共振腔兩端的寄生電容也可以直接與C1和C2兩並聯電容合併考慮， 另外電晶體的源極接地，使得源極和基板的電容(Csb)短路。以上接地的效果皆降 低了多餘的雜散效應，使得此架構能達到低功率和高穩定度的表現[11]。 由於負電阻分析中，主要將表面聲波元件和主動電路分開，如圖2.7(b)的形 式，分析主動電路所提供的負電阻是否大於電路中的電阻損耗，即可判斷此電路 是否起振；與迴路分析的方式比較，負電阻分析來得直觀且方便。基於以上各點， 本論文在架構上選用皮爾斯振盪電路，電路分析理論上採用負電阻分析的方式。

2.2.2 表面聲波振盪器負電阻分析表面聲波振盪器負電阻分析表面聲波振盪器負電阻分析表面聲波振盪器負電阻分析 論文中使用的電路基本架構如圖2.9，為皮爾斯架構，而以互補式金氧半反 向器取代單一電晶體的形式，且利用一個Rf的大電阻，使反向器偏壓在線性區 以提供增益，同時也防止輸出與輸入的訊號耦合；表面聲波元件提供電感性，而 兩旁的電容提供電路頻率調諧，且使主動電路具有負電阻特性，如（2.14）式； 傳統上在分析此電路的負電阻方式僅考慮主動電路部份，如圖2.10(a)，此時若 要分析SAW元件中的阻抗中的阻值與抗值，整個推導過程將會十分繁雜不便於 分析。爲了分析上的精準與方便，我們將振盪器分為線性與非線性兩個部份。表 面聲波元件的串聯輸入阻抗Z_s為線性部分，寄生電容C_o納入主動電路考慮為非 線性部份，如圖2.10(b)。如同石英晶體，表面聲波元件具有高品質因數，即使 元件兩端跨壓含多次諧波成分，流過串聯共振臂Z_s的電流仍為正弦波，換言之 電路中能量交換部份僅發生在基頻(i=1)[12]。因此非線性部份的等效阻抗便可在 此頻率下以（2.15）式表示︰ (1) (1) C V Z I = − （2.15） 其中V₍₁₎為圖2.10(c)中V在基頻下的複數值，與電流I的大小相關。此外，由於 (1) C Z 在ω 附近沒有高品質因數的極點[12]，所以頻率對_s Z_C(1)的影響遠小於對Z_s 的影響，故在討論Z_C(1)時，可將頻率視作固定

(

ω ₌ω_s

)

。而頻率對Z 的影響可由_s （2.6）式看出來，更詳細的理論會在後面的章節提及。

圖 2.9 Pierce 振盪電路

(a)傳統分析方法 (b)本論文分析方法 (c)系統示意圖

2.2.3 負電阻振盪負電阻振盪負電阻振盪負電阻振盪分析分析分析分析

如 2.2.2 所述，整個電路被拆成線性與非線性兩部份，線性部分由表面聲波 元件的等效串聯共振臂構成，輸入阻抗如（2.6）式表示，在振盪頻率附近可視 作一電阻與一電感串聯；非線性部份由表面聲波元件寄生電容 Co 和主動電路組 成，當訊號振盪振幅很小時，電路本身仍可以線性視之，因此在分析起振初始條 件時，我們可以用小訊號阻抗Z 取代圖 2.10(c)中的阻抗_C Z_C(1)。由於Z 受_C ω 附_S 近的頻率影響遠小於Z ，因此在分析上我們直接使用_s ω 取代ω ，_S Z 將呈現負電_C 阻與電容串聯。Z 類比成（2.14）式。圖 2.10(c)可表示成圖 2.11 的形式。 _C 圖 2.11 振盪電路等效元件示意圖 根據 2.2.1 的起振理論，振盪器成功起振且穩定振盪需要滿足（2.16）式。 Re{ ( )} Re{ ( )} 0 ( )

Im{ ( )} Im{ ( )} 0 & | 0

o c o s o c o s o Z Z Zs Z Z _{ω ω} ω ω ω ω ω ω = + <    _{+ =} ∂ _>  _∂  （2.16） 其中ω 是振盪頻率，振盪能量由_o Z 中的負電阻_{C −}R_C提供，故負電阻的值必須大 於Z 中的損耗_s R 確保此電路成功起振，而_s Z 和_C Z 虛部分別為容抗和感抗，彼此_s 間會發生共振。起振後的的振幅以指數形式成長，時間常數如（2.17）式[13]：

( )

2

(

( )

)

2 2 Re Re S C S S C S L Z R C Z R τ ω = − = − + + （2.17） 由此我們能夠得知，當負電阻愈大時，起振時間愈快，即主動電路部份提供的能 量愈大，使得電路愈快達到振盪穩定。 而當振幅愈來愈大時，非線性現象開始出現，此時小訊號阻抗Z 由_C Z_C(1)表 示。圖 2.12 為阻抗複數軌跡圖，隨著流過表面聲波元件的電流振幅增加，使得

{ }

(1) Re Z_C − 降低，當負電阻的值降到於等效串聯共振臂中的電阻值R 相等時，電s 路振盪達到穩定，如圖中交點 P，此時穩定振盪的條件如（2.18）式︰ (1) (1) Re{ ( ' )} Re{ ( ' )} 0 Im{ ( ' )} Im{ ( ' )} 0 c o s o c o s o Z Z Z Z ω ω ω ω + =   _{+ =}  （2.18） 其中 'ω 為振盪器穩定振盪時的頻率。 o

2

S

p

C

ω

−

2 '

S

p

C

ω

−

( )

S

Z

p

−

C

Z

(1)

'

Z

_C

( )

I

'

Z

_C (1)

( )

C

Z

I

圖 2.12 Zc 阻抗複數平面軌跡圖

利用非線性失真的方法來達到穩定振盪存在兩個缺點︰(1)製程或是電源變動致 使偏壓點改變時，起振時的小訊號阻抗跟著產生變動，如圖 2.12 中的’Zc，此時 會對應產生出一個頻率偏移量 p，使得振盪訊號的穩定度變差；(2) 由於電晶體 的非線性效應，基本波成長趨緩，而高次諧波卻快速成長，因此當提供的負電阻 過大時，提供的功率將有大部分利用在產生諧波上，使得電路的功率使用效率變 差。基於以上兩點，我們必須適當地設計起振負電阻，避免不必要的功率消耗， 已達到低功率的要求。 2.2.4 負電阻小訊號分析負電阻小訊號分析負電阻小訊號分析負電阻小訊號分析 起振負電阻的大小設計考量為電晶體尺寸與兩旁的並聯負載電容。考慮圖 2.9 的振盪電路，其等效的小訊號模型如圖 2.13，回授電阻為偏壓用故予以忽略， 因 PMOS 和 NMOS 在小訊號時為並聯，故可將其視作一元件。此處忽略r 的效_ds 應( 10 10 Ω~等級)，而_{C 、gs} C 以及_gd C 等寄生電容，一方面可併入表面聲波元件_ds 旁路電容與兩旁負載電容合併考慮，另一方面其值相對於可合併考慮的部份來得 小，故在設計之時可先忽略以得到負電阻與元件間的解析關係。 圖 2.13 單級表面聲波振盪器小訊號等效電路

根據圖 2.13 我們可以推導出（2.19）式和（2.20）式[附錄 B]︰ 1 2 2 2 2 2 1 2 2 1 Re( ) ( ) m m o o o g C C Zc g C ω C C C C C C = − + + + （2.19） 2 2 2 1 2 1 2 2 1 2 2 2 1 2 2 1 ( )( ) Im( ) [( ) ( ) ] m o o o m o o o g C C C C C C C C C Zc g C C C C C C C ω ω ω + + + + = − + + + （2.20） 其中我們可以將 Re(Zc 對) g 微分，得到最大負電阻時的電流轉導值_m gm opt, ： 1 2 , 1 2 m opt o C C g C C C ω  = _ + + _   （2.21） 當g_m =g_{m opt,} 時，此時主動電路部份所提供的最大負電阻為： max 1 2 1 2 1 Re( ) 2 _o 1 _o Zc C C C C C C ω = −  ₊ +      （2.22） 把（2.22）式代入（2.17）式可得最小時間常數，即最快的起振時間： 3 1 2 min 1 2 2 1 _o S C C C C C C C τ ω  +  = _ + _   （2.23） 由以上分析我們得知，負電阻並非隨著電晶體尺寸的增加無上限地增大，而是存 在一個最大值，如（2.22）式。令負電阻恰好補償串聯共振臂電流損耗可得電流 轉導值的下限，此時臨界轉導值g_{m crit,} 使得負電阻大小恰巧等於−R_S，得gm crit, 等 於[12]︰

(

)

2 1 2 2 1 , 1 2 o o m crit S C C C C C C g QC C C ω + + = ⋅ （2.24） 其中Q為表面聲波元件的品質因數。 圖2.14為g_m為變數之小訊號阻抗複數平面軌跡圖。假設我們選定的負電阻 值落於圖2.14中的C點，當電路開始振盪時，g_m值會逐漸變小而往A點移動， 最後在A點到達穩定振盪；文獻[14]中亦由實驗證明，無論起振負電阻如何選擇

(

1 2 1 2 2 1

)

0,

m C o o

C

C

g

Z

j

ω

C C

C C

C C

+

=

=

+

+

1

,

m C o

g

Z

j C

ω

= ∞

=

max , m m

g

g

=

opt m m g g _{= ,}

)

(

_m C

g

Z

( )

max

Re

Z

_C

θ

, m m crit

g

=

g

圖2.14 以g_m為變數之小訊號阻抗複數平面軌跡圖 大訊號阻抗Z_C在穩定振盪時均會落於A點。然而就實際上的狀況考量，Z_C會在 A點附近擺動而使得振盪頻率產生飄移，此頻率飄移量取決於₋R_S軸和阻抗圓軌 跡的夾角θ_，θ愈大表示當Z_C隨著g_m變動時，其虛部的相對變動愈大，使得頻 率的穩定度最差。根據文獻[12]中的證明，當C1=C2時，圓軌跡有最大半徑，此 時θ ≅90
，ZC在微量變動時其虛部的相對變化量最小，擁有最佳的頻率穩定度。 因此在設計上，我們將以C1=C2為預設考量。 現假設C1=C2=C，將表2.1中萃取的參數Co和振盪頻率帶入（2.19）式中， 對C值和g_m值做製程內合理數值的掃描(X軸與Y軸分別為C值和g_m值，Z軸 為負電阻大小)，由此可得知滿足成功起振的負電阻所需要的電晶體與負載電容 大小。如圖2.15。

圖2.15 一級Pierce電路負電阻分析 由圖2.15可以看出最大負電阻在20Ω 以下，約為表2.1中萃取的串聯共振 臂中的消耗阻抗R_S的1~2倍之間，不足於傳統微波振盪器所要求的三倍負電阻 [15]；考慮到起振時間以及更大的製程飄移，利用IC來實現此電路時對於負電 阻大小有著更大的要求[16]，而考慮電路在高頻時的寄生，實際的負電阻又會比 圖2.15中的解析負電阻之解來得更小，使得電路無法穩定起振。 以單級皮爾斯電路為基礎，我們提出一個三級的皮爾斯振盪電路，一方面使 得此電路能有足夠大的負電阻以成功起振，另一方面則利用此電路的某些特性來 達到低消耗功率的目的。在下一章節中將對此電路進行模擬，使用TSMC提供 的製程技術進行表面聲波元件實體電路的實現，並加以量測分析。

第

第

第

第三

三

三

三章

章

章

章

低功率三級

低功率三級

低功率三級

低功率三級表面聲波

表面聲波

表面聲波

表面聲波振

振

振盪器

振

盪器

盪器

盪器

3.1 三級表面聲波振盪器之發展

三級表面聲波振盪器之發展

三級表面聲波振盪器之發展

三級表面聲波振盪器之發展與演進

與演進

與演進

與演進

傳統上的皮爾斯振盪器擁有低失真且相對穩定等優點，因此大量出現在石英 晶體等壓電共振腔為基礎的振盪器應用之中[16]。表面聲波元件的基本頻率較高 ，使得其負電阻受到元件以及製程本身所帶來的限制愈大，在這種情形之下單級 皮爾斯電路的負電阻值存在一飽和上限，加大電晶體提高增益電導亦無法解決此 問題，（2.19）式和圖 2.15 已說明了此現象。 爲了改善此現象，文獻[17]中提出了一個三級表面振盪器，如圖 3.1。圖中 將原本皮爾斯振盪電路中的單一增益級改成三級串接，並使用兩個電容進行直流 隔離。然而根據文獻[17]的模擬結果，要使負電阻達到符合要求的數值，此二電 容對於參數的要求十分嚴苛，因此我們可以合理地推斷此二電容非單純地直流隔 離用，而是扮演著相位調整的角色。 圖 3.1 使用串接電容的三級表面聲波振盪器

除此之外，此架構使用了三個偏壓用電阻，加上在各增益級間的電容，所以 電路在實現上需要大量的面積，相對地提高了電路的成本。且增益級間的電容置 於振盪迴路中，在振盪產生時會致使能量損耗，降低此電路的能量使用效率。 針對以上各點，我們將圖 3.1 電路中增益級間的電容拿掉，改以一小電阻進 行相位調整，並改以單一大電阻進行偏壓，如此一來可以減少面積，並提高此電 路的使用效率，改進的電路如圖 3.2。 圖 3.2 使用電阻進行相位調整的三級表面聲波振盪器 根據文獻[18]，我們能夠將得到圖 3.2 中的小訊號模型，如圖 3.3。其中g 為m 前兩級的電壓增益乘以第三級的轉導， j e−θ_{為前兩個增益級除了反相器本身的} 180°所帶來額外的相位偏移。考慮最佳的頻率穩定度，同樣地令 C1=C2=C，將 相位偏移納入分析後，原本（2.19）和（2.20）兩個負電阻公式可以變更為（3.1） 與（3.2）兩式[附錄 B]。

圖 3.3 三級電路簡化小訊號等效模型 2 2 2 2 2 2 0 0 0 0 cos Re( ) ( ) 2 (2 ) sin (2 ) m c m m G C Z G C G C C C C C C C θ ω θ ω = − − × + + × + （3.1） 2 2 2 0 0 0 0 2 2 2 2 2 0 0 0 0 ( 2 ) sin 2 (2 ) Im( ) [( ) 2 (2 ) sin (2 ) ] m m c m m G C G C C C C C C C Z G C G C C C C C C C ω θ ω ω ω θ ω − + + × + = − − × + + × + （3.2） 我們發現只要選擇適當的相位，亦圖 3.2 的電路架構中選擇適當的 Rf2，負 電阻即可輕鬆地達到所需要的標準，從（3.1）式中我們可以發現，要使電阻維 持在負值，相位偏移須保持在 0~0.5π 之間，考慮到製程偏移以及相位對頻率準 確度的影響，理想的相位偏移量不可高於 0.4π，圖 3.4 為假設相位偏移為 0.35π 時所進行的負電阻數學解析，電容和轉導值同樣在合理範圍內進行掃描。另ㄧ方 面由於相位對負電阻值的影響，使得 Gm 相對上有著較大的彈性，因此在功率的 節省上能達到顯著的作用。

圖 3.4 三級電路負電阻數學解析 由以上的分析我們可以發現圖 3.2 的架構能夠提供足夠大的負電阻，且由於 其有效負電阻區域可容許較大的電導值變化，在另一方面有著低功率的顯著優 點，因此我們將以此架構為基礎發展一表面聲波振盪器。在接下來的章節中，我 們會利用 SPICE 軟體進行完整的電路設計流程，並將增益級兩端的電容置換成 可變電容，以因應製程與外在環境的變化對頻率作微調。

3.2 三級壓控表面聲波振盪器之設計流程

三級壓控表面聲波振盪器之設計流程

三級壓控表面聲波振盪器之設計流程

三級壓控表面聲波振盪器之設計流程

3.2.1 振盪器之負電阻分析振盪器之負電阻分析振盪器之負電阻分析振盪器之負電阻分析 根據 3.1 節的說明，我們得知此電路架構之所以能克服單級皮爾斯電路中負 電阻不足的關鍵在於振盪迴路中的相位延遲，而從（3.1）式和圖 3.4 的分析中， 我們可以看出來在選定適當範圍後電路各級轉導值對於負電阻大小影響並不顯 著。又由於電晶體的尺寸大小會產生寄生電容和一定程度的等效電阻，使得迴路 的相位延遲會受到電晶體尺寸的影響，電路的功率消耗的影響主要參數為電晶體 尺寸，故在我們的設計流程中，電晶體尺寸將被先決定，再利用電路中的回授電 阻來進行相位的調節。根據第一章的規格比較，市面上的 CMOS 表面聲波振盪 器的消耗電流約在 50~90mA 之間，故我們設定目標為在 40mA 以下能夠提供足 夠大的負電阻。已知 NMOS 和 PMOS 中的載子移動率比為 3：1，為了輸出對稱 起見，兩者尺寸比約為 1：3，在本論文的設計中尺寸為 1.85µm/6µm；在單一增 益級為上述固定尺寸後，我們調整其並排個數(m 值)以達到等效放大的目的，當 m=50 的時候，電路的損耗電流約為 40mA，即我們設定之目標，為了試探其下 限，我們設計 m=12，損耗電流改以 10mA 為目標，圖 3.5 為此條件下變化回授 電阻參數所得到相對應的負電阻大小。從圖 3.5 可以看出回授電阻參數 6~10kΩ 之間負電阻有良好表現，考慮功率損耗與成功起振與否，並同時考慮避免不必要 的寄生振盪等問題，損耗電阻和負電阻間必須維持適當的比例，理想的負電阻值 約在損耗電阻的 7~30 倍之間[16]，故根據圖 3.5(a)的模擬結果我們選擇回授電阻 大小為 8kΩ，以此為基準來進行電路設計。此時前兩級相位延遲為 0.38π，如圖 3.5(b)所示。

(a)

(b)

3.2.2 頻率調整之設計頻率調整之設計頻率調整之設計頻率調整之設計 由於振盪器的振盪頻率會受到製程、溫度以及種種環境變數等影響，我們希 望能在設計中加入頻率調整的機制，以因應各種環境變數所造成輸出頻率飄移。 在振盪器電路中，可變電容(Varactor)為最常用的頻率調整方法，因此在電路設計 上，我們將先調整兩旁負載電容找出合理的振盪範圍，也就是在此電容值範圍內 負電阻之值能維持一定比例來確保起振，再藉此觀察出振盪頻率調整範圍，最後 將電容替換成可變電容重複同樣的流程。圖 3.6(a)為替換兩旁負載電容所相對應 的負電阻值。由此我們可以看出適當的電容值範圍約在 8~16pF 之間，就應用範 圍的較適當值為 16pF。圖 3.6(b)為參數選定後之負電阻趨勢圖，除了足夠大的負 電阻外，其最大負電阻也設計在所需要的區間附近。 由於振盪器在高品質因數下，時域的起振模擬極為耗時，且由於 Hspice 本 身解析度的問題，使得其傅立葉轉換將與正確的輸出頻譜有所偏差，故我們以 (2.12)式為基礎，利用振盪產生時的相位條件來預估輸出頻率。圖 3.7 為不同負 載電容時連同共振腔一起考慮時所相對應的阻抗虛部，振盪頻率產生於此值為零 之時，由圖 3.7 可以看出當負載電容在 8~16pF 的範圍內變化時，振盪頻率將在 622.1~622.8MHz 間變化，在頻率方面的偏差不大。且根據 2.2.4 節的阻抗軌跡圖 分析，我們得知起振後的頻率會與此預估值略有偏差，主要是因為在起振後與剛 開始起振時的虛部阻抗不相同所導致，但頻率的調動範圍大致上仍有相當的準確 度。在種種的考量之下，這種頻率預估方式仍不失一有效率且擁有一定準確度之 方法。

(a)

(b)

圖 3.7 振盪迴路虛部阻抗圖 在實現振盪器的時候，調諧電容的方式通常是透過所謂的可變電容(Varactor) 來對振盪迴路進行相位調整，進而改變諧振頻率以達到壓控目的，在附錄 D 中 將會對一般可在電路中使用的可變電容作介紹。爲了同時兼顧成功起振與適當的 頻率調諧，由圖 3.6 與圖 3.7 中得知負載電容值的適當範圍約在 8~16pF 之間，因 此我們在可變電容的設計上也將以此為基準。就製程提供的 MOS 可變電容來 說，其容值受電晶體寬度(W)與通道長度(L)兩個元件參數所影響，電晶體寬度與 通道長度的乘積(W*L)決定了可變電容的容值調動範圍，使用短通道的電晶體有 較小的電容調動範圍，反之長通道有著較大的電容調動範圍，但另一方面寄生電 阻又與通道長度成正比[16]，故長通道會使得品質因素變差，進而影響到輸出頻 率的穩定度。一般在次微米製程的設計上，為了維持適當的電容比例與品質因 數，通道長度通常設計在L_min ~ 3L_min之間[19]，而在選定了所需要的通道長度後， 再依所需要的電容大小，選取適當的電晶體寬度。由於 MOS 可變電容所表現的

圖 3.8 MOS 可變電容電路結構示意圖 電容值與加在其兩端的相關，而當振盪發生時其兩端跨壓會隨著振盪訊號而改 變，所謂大訊號的電容分析方式便針對此現象而發展出來[附錄 C]。 可變電容的電路示意圖如圖 3.8，其中閘極(Gate)端接在輸出端，基底(Body) 部分接地，源極(Source)和汲級(Drain)接在一起並與調諧電壓(Tuning Voltage)連 接，藉由調整調諧電壓來對電容值進行調校，進一步調整輸出頻率。 利用大訊號的分析方式，我們得到了可變電容與調諧電壓的關係。過大的調 動範圍會使得輸出頻率穩定度變差[19]，而由之前的負電阻分析我們得知負載電 容有正常工作的使用範圍，故我們將可變電容設計在 1~6pF 之間，不足的電容值 部份以固定電容實現之。圖 3.9 為利用 Hspice 模擬出的可變電容調諧電壓與輸出 頻率之關係圖，由此圖可看出此振盪器的頻率調諧範圍約在±13ppm 以內。

圖 3.9 調諧電壓與輸出頻率之關係 3.2.3 環境因素變動之模擬環境因素變動之模擬環境因素變動之模擬環境因素變動之模擬 在設計 IC 時，除了合乎要求的規格之外，另外ㄧ項重要的考量便是在環境 因素變動之下 IC 是否能夠保持正常工作的狀態，此項考慮會對設計出的 IC 良率 有著重大的影響。以下我們將針對此要點對設計進行模擬分析。 由於表面聲波元件擁有高品質因數(High Q Factor)，進行完整的時域振盪模 擬為一件極為費時的工作，故此項模擬上我們觀察負電阻以確保成功起振為主。 圖 3.10 為各種環境變因下的負電阻與調諧電壓關係圖。由圖 3.10 可以看出負電 阻在高溫以及 SS Corner 的時候會略為不足，使得起振時間可能拉長甚至無法成 功起振，然而在大部分的環境變因下此電路仍可正常工作。 爲了觀察此電路的正常工作範圍，我們針對圖 3.10 中一般狀況的 TT Corner 和負電阻最為不足的 SS Corner 做時域分析，並對其進行快速傅立葉轉換(FFT)

以觀察其頻譜。圖 3.11 為 TT Corner 狀況下的時域波形與其頻譜，頻譜由於 Hspice 軟體本身快速傅立葉轉換的解析度有所限制，故得到的主頻會有所偏差。圖 3.12 為 SS Corner 下的振盪波形與其頻譜，從圖中可看出此狀況下仍可成功起振，而 主頻的位置亦在預估的合理範圍之內，比較明顯的差別則是在輸出波形的振幅大 小，由於負電阻為能量的另一種形式，故較小的負電阻狀況下輸出波形振幅較小 實屬ㄧ合理現象。 圖 3.10 各種環境變因下的負電阻與調諧電壓關係圖

(a)

(b)

3.2.4 三級與一級三級與一級三級與一級三級與一級電路之比較電路之比較電路之比較電路之比較 根據圖 2.15 的數學解析，單一增益級電路為了達到足夠大的負電阻，在電 導值上有著較為嚴苛的要求，換句話說，也就是設計需要足夠大的電晶體尺寸來 達到起振，而其負電阻的上限也較三級電路來得小。我們根據文獻[17]中所提到 的單級增益電路設計，來與以上的三級電路設計作一簡單的比較，由於文獻[17] 中的振盪電路的負載與此三級電路不同，故此三級串接電路在模擬上負載必須有 所調整，表 3.1 為調整後兩者之比較表格，由比較表中我們可以看出三級電路能 量使用效率明顯高過單級電路，且其負電阻較大，可容許較大的負電阻飄移偏 差，相對地良率高過單級電路。

Topology Single Stage Three-cascaded Stage

Supply Voltage 3V 3V

Power Consumption 85.08mW 25.69mW

Current Consumption 28.36mA 8.56mA

Negative Resistance -22ohms -158ohms

Spectrum Magnitude -9.52dBm -12.08dBm

Frequency 620.31MHz 620.5MHz

Efficiency on Found. 0.131％ 0.241％

(a)

(b)

3.3 三級壓控表面聲波振盪器之

三級壓控表面聲波振盪器之

三級壓控表面聲波振盪器之

三級壓控表面聲波振盪器之電路

電路

電路之量測與分析

電路

之量測與分析

之量測與分析

之量測與分析

圖 3.13 為本論文晶片(D35-95A-43)的全電路佈局圖與 Raw Die 的照相圖。在 佈局時以對稱性為原則，以降低製程偏移誤差。量測電路板盡量縮小走線距離， SMA 接頭為輸出端，以乾電池為提供電源避免電源供應器可能帶來的漣波雜訊 干擾，表面聲波元件以外接方式相連，尤需注意避免其端點間的串音效應 (Crosstalk)所可能帶來的不良影響，同時必須注意良好接地點的設置，測試板如 圖 3.14 所示，之後以 HP8596E 頻譜分析儀觀測其頻譜，E5071B 網路分析儀進 行負電阻量測。 (a) (b)

(a)

(b)

3.3.1 振盪器之頻譜與消耗功率分析振盪器之頻譜與消耗功率分析振盪器之頻譜與消耗功率分析振盪器之頻譜與消耗功率分析 圖 3.15 輸出頻譜量測圖 圖 3.15 為所量測到之輸出頻譜圖。和模擬相比，其頻譜強度約衰減了 10~20dBm，推測原因有二，一是緩衝級的設計不良所導致，二是其在所需頻率 的負電阻不若原本之設計。首先我們針對第一項假設作更進一步的驗證，同時也 為了確定此電路達到低功率消耗的目標，表 3.2 為一些相關量測資料。從表 3.2 的數據來看，發現主電路之電流與模擬結果相較之下略為衰減，而緩衝級所消耗 之電流卻顯然不足，而輸出的直流準位也和模擬有些許出入，由此我們推測緩衝 級電路的設計不佳可能為頻譜強度衰減的原因之一。 為了確認核心電路能夠確實提供能量抵銷共振槽之損耗，並對頻譜衰減的第 二項推測做進一步的確認，在下一章節我們將對此振盪器的核心電路進行負電阻 量測與分析。

Core Circuit Buffer Output DC level

Sample 1 4.52mA 0 0

Sample 2 4.23mA 1.51mA 1.38V Sample 3 6.31mA 1.21mA 1.43V Sample 4 3.99mA 2.16mA 1.54V Simulation 8.56mA 8.87mA 1.47V

表 3.2 消耗電流與輸出直流準位比較 3.3.2 振盪核心電路之負電阻振盪核心電路之負電阻振盪核心電路之負電阻振盪核心電路之負電阻分析分析分析分析與量測與量測與量測 與量測 雙埠網路的差動阻抗分析可利用量測其 S 參數來分析[26]，其轉換公式如(3.3) 式所示:

(

)(

)

(

1211

)(

2122

)

1112 2221 1 1 2 1 1 d o S S S S Z Z S S S S − − − = − − − _(3.3) 本論文核心電路的負電阻值即為其差動輸入阻抗之實部，我們先利用網路分析儀 進行S參數之量測，再根據(3.3)式利用ADS軟體進行換算求得負電阻值。負電 阻量測結果如圖3.16(a)。和圖3.6(b)的模擬結果比較，量測值變化明顯地較為陡 峭，且使用頻寬為相對窄頻，使得此電路所振盪主頻位置的負電阻為損耗電阻的 三倍以下，提供的能量相對不足。根據(3.1)式的負電阻解析，此現象極可能為前 兩級電路提供過量的相位延遲所導致。此電路所使用的製程電阻在高頻時會有等 效的二極體寄生產生，而第二級電路中的電阻又為相位調節之關鍵，且晶片與共 振腔之間的接線每1mm約有150mΩ 和1nH的等效寄生，因此我們在模擬上以 寄生模型取代原本的模擬做修正，並觀測此時前兩級所提供的相位延遲，修正過 後的模擬圖如圖3.16(b)所示。

m1 freq= NEG=-4109.968692.8MHz m 2 freq= NEG=-37.388622.0MHz 0.20 0.25 0.30 0.35 0.40 0.45 0.50 0.5 5 0.60 0.65 0.70 0.7 5 0.80 0.85 0.90 0 .95 1.00 1.05 1.10 1.15 1.20 0.15 1.25 - 4000 - 3800 - 3600 - 3400 - 3200 - 3000 - 2800 - 2600 - 2400 - 2200 - 2000 - 1800 - 1600 - 1400 - 1200 - 1000 - 800 - 600 - 400 - 200 0 - 4200 2 00 freq, GHz N E G m1 m2 圖3.16 (a)負電阻量測結果(b)負電阻模擬修正結果 此時前兩級提供的相位延遲為0.4π，由圖3.16的模擬修正可看出相位偏移 對此電路有著明顯影響，且極可能為造成量測與下線前模擬的負電阻差距主因。

量測結果在所需要的振盪頻率能提供振盪所需的負電阻大小，然而其衰減可能對 輸出頻譜造成不良之影響，且其可使用頻寬過窄，使得此電路的使用範圍受到侷 限。 另外我們觀測此時的虛部零交越點來對振盪頻率做分析，圖3.17為表面聲 波共振腔與共振電路的阻抗虛部量測圖。除了本來所需要的622MHz有零交越點 之外，另外在621MHz和624MHz處亦產生一零交越點，在此可能對振盪出來 的頻率產生偏差。 m1 freq= img=0.374621.8MHz m2 freq= img=-50.838622.5MHz m3 freq= img=0.367 624.4MHz 616 617 618 619 620 621 622 623 624 625 626 627 628 629 630 615 631 -300 -250 -200 -150 -100 -50 0 50 100 150 200 250 300 -350 350 f req, MHz im g m1 m2 m3 圖3.17 表面聲波共振腔與共振電路的阻抗虛部量測圖 3.3.3 量測結果之討論量測結果之討論量測結果之討論量測結果之討論 根據以上的量測結果，我們發現此電路的緩衝級需要再做修正。此外在相位 調節部份，降低使用電阻之寄生為重要關鍵，偏移較大的poly電阻或較先進的 SOI製程均可列為參考之改進方式。為了使得此電路能夠有著較高的良率，緩衝 級電路為首要改進目標，再者我們必須對此相位調節方式進行修正或補償，以克 服此電路遇到所可能遇到的製程偏移與寄生效應等種種不良因素。