化學氣相沉積碳化矽薄膜及其金絕緣層半元件研製

全文

(1)國立高雄大學電機工程學系碩士班碩士論文. 化學氣相沈絕緣層-半元件化學氣相沈積碳化矽薄膜及其金積碳化矽薄膜及其金-絕緣層絕緣層半元件研製半元件研製 Fabrication of chemical vapor deposited SiC film and its metal-insulation layer-semiconductor device. 研究生：郭建宏撰指導教授：藍文厚博士. 中華民國一 O 二年一月.

(2) 國立高雄大學研究生學位論文審定書本校電機工程學系碩士班研究生郭建宏 (學號：L0995107) 所提論文題目:化學氣相沈積碳化矽薄膜及其金絕半元件研製. 經本委員會審查並舉行口試，符合碩/博士學位論文標準。學位考試委員簽章：. (召集人)_________________. ____________________. _______________________. ____________________. _______________________. ____________________. _______________________. ____________________. 指導教授. ____________________. 系主任/所長. ___________________. II.

(3) III.

(4) 化學氣相沉積碳化矽薄膜及其金化學氣相沉積碳化矽薄膜及其金絕緣層半元件絕緣層半元件研製半元件研製指導教授：藍文厚教授國立高雄大學電機工程學系. 學生：郭建宏國立高雄大學電機工程學系碩士班. 摘要. 本論文探討化學氣相沉積法(chemical vapor deposition)研究碳化矽(silicon carbide)薄膜的製作。化學氣相沉積法是以四氯化矽與甲烷作為矽與碳的來源，在矽基板上沉積此碳化矽薄膜，探討製程參數對表面形貌，厚度等的影響。在適當的情況下，沉積速率平均約為 2.8 nm/s，隨著薄膜厚度增加，表面粗糙度下降，可低於 10-20 nm。此碳化矽薄膜並配合後續製程製做金-碳化矽-矽的元件結構，分析其元件結構電性。隨著厚度增加，結構電容呈現遞減，而電導則呈現 S 型變化。經由電流與電導分析，本論文提出一模型以解釋此 S 型變化的原因。. 關鍵字：化學氣相沈積法、碳化矽、電容、電導。關鍵字 IV.

(5) Fabrication of chemical vapor deposited SiC film and its metal-insulation layer-semiconductor device Advisor(s): Dr. Lan, Wen-How Institute of Electrical Engineering National University of Kaohsiung. Student: Kuo, Chien-Hung Institute of Electrical Engineering (electro-optical engineering) National University of Kaohsiung ABSTRACT In the thesis, the SiC films deposited on Si substrate prepared by chemical vapor deposition method were studied. The SiCl4 and CH4 sources were used as the precursors in the deposition process. Film deposition rate and morphology were studied. Under certain conditions, the deposition rate around 2.8 nm/s can be achieved. With film thickness increasing, smoother surface can be observed with surface roughness less than 10 - 20 nm。 With following device process, the Au-SiC-Si device was fabricated. The electrical properties were investigated. With the deposited film thickness increasing, the decreased capacitance and S-shaped conductance behaviors can be observed. A proposed model based on the electrical behavior was used to explain the S-shape conductance behavior.. Keywords: chemical vapor deposition, SiC(Silicon Carbide), capacitance, electrical conductance. V.

(6) 致謝首先誠摯的感謝指導教授藍文厚博士，由於老師悉心的教導，使我得以進一步了解到光電領域的深奧。當實驗遇上了瓶頸便會指點我正確的方向，使我在這些年中獲益匪淺。有了老師的協助與教導，使得本論文才能夠更完整。感謝明岳學長不厭其煩的在實驗上撰寫論文時給予教導協助，總能在我最困惑最無助時拉我ㄧ把，有了學長的協助，才讓此論文得以順利完成。實驗室的逸群同學當然也不能忘記，時常麻煩逸群同學協助處理事務，總是很順利的幫我完成。最後，謹以此文獻給我摯愛的雙親與我的女友，你們的支持與鼓勵是我很大的動力。. VI.

(7) 目錄中文摘要………………………………………………………………Ⅳ 英文摘要………………………………………………………………Ⅴ 致謝……………………………………………………………………Ⅵ 目錄……………………………………………………………………Ⅶ 圖目錄…………………………………………………………………Ⅹ 表目錄………………………………………………………………VII 第一章序論…………………………………………………………13 1.1 研究動機與目的………………………………………………13 1.1.1 導言 …………………………………………………13 1.1.2 碳化矽的優勢 ………………………………………13 1.1.3 實驗架構……………………………………………13 第二章理論基礎……………………………………………………16 2.1 材料簡介……………………………………………………16 2.2 熱燈絲化學氣相沉積法……………………………………16 2.2.1 化學氣相沉積法之動力學分析……………………16 2.2.2 熱燈絲原理與製程概述……………………………17 2-3 分析設備…………………………………………………18 2.3.1 原子力顯微鏡……………………………………………18. VII.

(8) 第三章實驗流程設備與方法…………………………………………22 3.1 實驗流程………………………………………………………22 3.2 製程設備……………………………………………………22 3.2.1 熱燈絲系統…………………………………………22 3.2.2 電源供應系統………………………………………22 3.2.3 溫度量測系統………………………………………22 3.2.4 真空設備系統………………………………………22 3.2.4.1 抽氣系統…………………………………22 3.2.4.2 壓力檢測系統……………………………22 3.2.4.3 反應氣體輸入系統………………………23 3.3 實驗材料……………………………………………………24 3.4 實驗步驟……………………………………………………24 3.4.1 鎢絲及基板前處理步驟……………………………24 3.4.2 真空鍍膜步驟………………………………………24 3.5 實驗樣品總表…………………………………………………25 第四章實驗結果與討論……………………………………………29 4.1 薄膜的表面探討……………………………………………………29 4.2 以碳化矽作為金絕緣層半元件之介電層薄膜及其電性分析與探討 4.2.1 改變碳化矽薄膜厚度對金絕緣層半元件之 C-V、G-V 的影響…29 4.2.2 改變碳化矽薄膜厚度對金絕緣層半元件之電導的影響………30 VIII.

(9) 第五章. 結論與未來工作……………………………………………43. 參考資料………………………………………………………………45 附錄一…………………………………………………………………47 附錄二…………………………………………………………………48 附錄三…………………………………………………………………49. IX.

(10) 圖目錄圖 1-1 碳化矽與矽的熱傳導係數比較圖圖 1-2 碳化矽的崩潰電壓圖 2-1 碳化矽成長示意圖圖 2-2 原子力顯微鏡量測示意圖圖 3.1 實驗流程圖圖 3.2 製程設備示意圖圖 4-1 為不同參數所成長之碳化矽薄膜，AFM 所觀察到的表面型態 (a)參數 SiC01、(b)參數 SiC04、(c)參數 SiC08、(d)參數 SiC12 圖 4-2 為不同參數所成長之碳化矽薄膜，AFM 所觀察到的表面型態 (a)參數 SiC13、(b)參數 SiC16、(c)參數 SiC20、(d)參數 SiC24 圖 4-3 樣品 SiC12 的 I-V 關係圖圖 4-4 樣品 SiC06 的 XRD 圖圖 4-5 為 SiC06 在 10KHz 的電容-電壓關係圖圖 4-6 SiC01、SiC04、SiC08、SiC12 其樣品來作 AFM 分析並量測其粗糙度圖 4-7 SiC13、SiC16、SiC20、SiC24 其樣品來作 AFM 分析並量測其粗糙度圖 4-8 在 1V 偏壓下，樣品的電流與距離 dWS 的關係。圖 4-9 Au/SiC/Si 結構在不同偏壓下的能帶示意圖(a)0 偏壓(b)電極正向偏壓(c)電極負向偏壓圖 4-10 沉積時間五分鐘的樣品 SiC01〜SiC12 在 10 kHz 頻率下的電導與厚度關係圖 X.

(11) 圖 4-11 沉積時間五分鐘的樣品 SiC13〜SiC24 在 10 kHz 頻率下的電導與厚度關係圖圖 4-12 為樣品 SiC06 之 SEM 截面圖. XI.

(12) 表目錄表 1-1 碳化矽的物性優劣說明表 3-1 實驗樣品表 SiC01~SiC12 表 3-2 實驗樣品表 SiC13~SiC24 表 4-1 10 kHz 的頻率下 SiC01〜SiC12 各個膜厚所推算的厚度表 4-2 10 kHz 的頻率下 SiC13〜SiC24 各個膜厚所推算的厚度. XII.

(13) 第一章序論 1.1 研究動機與目的 1.1.1 導言在1947 年貝爾實驗室(Bell Lab.)是第一個將鍺(Ge)當作雙極性電晶體材料[1]，在作出第一個電晶體後，利用在電子工業上並且大大改變了人們的生活。但是鍺在高溫時會有很大的漏電流，而且氧化鍺會溶於水，所以不適合元件的製作[2]，所以之後才會使用矽(Si)來取代鍺來當半導體材料，由於矽有較低漏電流的特性。在地表上存在著 25% 的矽，矽取得容易並且製備容易，所以矽才會到了今天還是為主要的半導體材料。由於矽基的元件在高溫、高電壓、高功率及高頻的應用上[3]，因為受種種物性的限制，演變成矽基元件將不再是唯一的選擇。 1.1.2 碳化矽的優勢由於碳化矽(SiC)具有較寬能隙、高電子漂移速率、熱傳導快及高崩潰電壓，將是取代矽作為新半導體材料的一重要有利選擇。表1-1對碳化矽與矽的物理性質的比較[4]。而碳化矽在結晶結構上跟矽一樣為閃鋅礦系結構，是一個碳原子與四個矽原子形成sp3 的共價鍵結構。依據包林模式（Pauling model）計算出來[5]，碳化矽有12%的離子鍵及 88%的共價鍵。共價鍵的特性便是使碳化矽具有高硬度及化學惰性。. 13.

(14) 選擇熱傳導係數比矽高的材料來取代矽已是一大趨勢了。而碳化矽有高的傳導係數，如圖1-1 所示[6]，為矽的三倍，使得碳化矽元件比矽元件有較好的散熱能力。可利用這一個物理特性，來可以減少冷卻系統的使用。高功率元件需要寬能隙的半導體，因為寬能隙材料大多在 p-n 接合有高的崩潰電壓，如圖1-2 所示[7]，所以在比較下可得知碳化矽有較高的傳導係數與較高的崩潰電壓利用其特性有利於製作金緣層半元件製作。 1.1.3 實驗架構碳化矽薄膜具有許多優異的特性，在應用上相當地廣泛，碳化矽在未來作為高溫，高功率及高頻元件使用之半導體材料十分有潛力，但要得到大面積的碳化矽是取得不易。現在最常用的製備方法有昇華法 (sublimation method) 及化學氣相沈積法 (chemical vapor deposition)。本論文是使用化學氣相沈積法，其特點是比昇華法更適合來成長出大面積的碳化矽基材。化學氣相沈積法是原料氣體在反應區域內，經由熱燈絲的加熱製程氣體而在矽基板表面發生化學反應生成如薄膜(thin films)的固態沈積物。本研究使用熱燈絲輔助化學氣相沈積法，以甲烷(CH4)為碳源，並通入四氯化矽(SiCl4)來進行奈米複合薄膜沈積。並探討薄膜與熱燈絲的距離、實驗時間之改變，對於碳化矽薄膜之電性如電容、電導因頻率不同有所影響其結果。. 14.

(15) 圖 1-1 Si、GaAs、SiC、GaN 的熱傳導係數比較圖[6]. 圖 1-2 常見半導體與碳化矽的崩潰電壓[7] 表 1-1 碳化矽的物性[4]. 15.

(16) 第二章理論基礎 2.1 材料簡介碳化矽 (Silicon Carbide) 碳化矽的結構主要是分為α相及β相兩種，α相碳化矽分為六方晶系(hexagonal)及菱面體型(rhombohedral)兩種晶形，6H-SiC就是六方晶系的α相碳化矽，β相碳化矽結晶結構，屬於立方晶系(cubic)， 3C-SiC就是立方晶系的β相碳化矽。主要基本結構是以四面體架構而成由一層層Si與C堆積而成的，在常溫下β相碳化矽是穩定型態但是在加熱到1400℃會轉換成α相碳化矽，且為不可逆的反應，降溫後就不會再轉為β相碳化矽，本文中所製備的碳化矽為在低溫下穩定的β相碳化矽。有獨特的SiC材料的性能，高電子漂移速率、熱傳導快及高崩潰電壓，主要碳化矽為寬帶隙半導體[8]。. 2.2. 熱燈絲化學氣相沉積法 2.2.1 化學氣相沉積法之原理說明化學氣相沉積法之原理說明化學氣相沈積法是用一種或多種氣體的組成元素，配合使用雷. 射、電漿、高溫等方式輔助，在基板表面進行化學反應，並且在基板表面上生成薄膜，此成長方法目前已經廣泛應用於光學、半導體、表面改質…等領域，是目前現代工業所不可或缺的材料生長技術。由於化學氣相沈積法主要是利用氣相進行化學反應，可利用調. 16.

(17) 配氣體組成、流體速度、反應溫度、壓力等因素，進而成長出不同性質之薄膜。這種方法最大之優點就是可以在低於薄膜熔點下進行製備，進而使得成長所需的溫度可以大幅降低[9]。. 2.2.2 熱燈絲原理與製程概述熱燈絲化學氣相沉積法(hot filament chemical vapor deposition, HFCVD)，是一個現今科技常應用的技術。在1974年，Matsumoto 等人和日本的國家無機材料研究所(national institute for research in inorganic materials, NIRIM)合作應用此項技術，成功的合成鑽石 [10]，熱燈絲化學氣相沉積法有以下幾個優點：簡單性、成本低、再現性高、可大面積成長。也是當時第一個在不同基材上，得以順利成核與成長鑽石膜，利用其方法的優點便使用此方法在成長碳化矽。在 HFCVD系統，通常以甲烷(CH4)、四氯化矽(SiCl4)和氫氣(H2)為反應氣體通入系統，壓力範圍在10-100 Torr，加熱鎢絲的材質主要有以下幾種：鎢(W)、鉭(Ta)、錸(Re)、鉬(Mo)…等等，利用電流加熱至 400~1000℃經過一連串氣相化學反應後，擴散至基板表面，使碳化矽能在此環境下成長，如圖2-2所示。本實驗所用的條件主要是將鎢絲到基板的距離為10 mm~20 mm，基板溫度是利用燈絲熱輻射加熱到 400-1000℃之間。鍍膜速率可為0.3~20 µm/hr，基板面積最大可達到 20×20 cm2。. 17.

(18) 2.3 分析設備原子力顯微鏡原子力顯微鏡(atomic force microscope，AFM)是由 Binning、 Quate 及 Gerber 於 1986 年所提出[12]。其在科學應用上已廣為應用於奈米尺度下的顯微分析，對奈米科技有直接的助益。原子力顯微鏡具有原子級顯像能力，可應用於材料表面的檢測，並且能在真空、氣體或液體環境下量測樣品，是屬於掃描探針顯微技術(scanning probe microscopy，SPM)的一種，此種技術均是利用特製的微小探針來做量測，其針尖尖端直徑介於 20 nm 至 100 nm 之間。原子力顯微鏡所使用的探針，一般由成份為 Si 或 Si3N4 懸臂樑(cantilever)及針尖所組成，藉由針尖與試片間的原子作用力，使懸臂樑產生微細位移，來偵測探針與樣品表面之間的作用 (如圖 2-3 所示)。其交互作用如近場電磁波、原子力、磁力、穿隧電流等等，並用一個具有三軸位移的壓電陶瓷掃瞄器，使探針在樣品表面做左右前後掃瞄，並使用此掃瞄器的垂直微調能力及迴饋電路，讓探針與樣品間的交互作用在掃瞄過程中維持固定，此時兩者距離在數至數百 Å (10-10m) 之間，而只要記錄掃瞄面上每點的垂直微調距離，便能得到樣品表面的等交互作用資料，便. 18.

(19) 可使用這些資料來反向推導出樣品表面特性。 AFM 的操作模式可分為三大類： (1) 接觸式(contact)：接觸式的操作下，探針與樣品問的作用力是原子間的排斥力，這是最早使用的操作模式，因為排斥力對距離非常敏感，所以接觸式 AFM 比較容易得到原子解析度。而在一般的接觸式量測中，探針與樣品間的作用力很小，約為 10-6 至 10-10 牛頓，但接觸面積極小，所以過大的作用力會損壞樣品表面，但是較大的的作用力通常可得到較佳的解析度。因此在選擇適當的的作用力，接觸式的操作模式是重要的步驟。 (2) 非接觸式(non-contact)：為了解決接觸式 AFM 的缺點，便有非接觸式 AFM 發展出來，主要是利用原子間的長距離吸引力『凡得瓦爾力』來運作力（此時為吸引力，力量約在 10 至 12 N，針尖與樣品表面間的距離約為 50Å 至 100 Å）。凡得瓦爾力對距離的變化非常小，所以必須使用調變技術來增強訊號對雜訊比，便可得到等作用力圖像，這也就是樣品的高度影像。在一般非接觸式 AFM 只有約 50 nm 的解析度，不過要是在真空環境下操作，其解析度可達原子級的解析度，非接觸式 AFM 為解析度最佳的操作模式。. 19.

(20) (3) 間歇接觸式（或稱為輕敲式，intermittent contactor tapping）：第三種輕敲式 AFM 便是將探針與樣品距離加近，在增大振幅，使探針在振盪到波谷時接觸樣品，由於樣品的表面高低起伏，使得振幅改變，再利用類似非接觸式的迴饋控制方式，便能取得高度影像[13]。由於 AFM 有原子級的解析度，可利用在各種薄膜粗糙度檢測，及微觀表面結構研究的重要儀器。原子力顯微鏡量測示意圖如圖 2-3 所示。由於接觸式有接觸的情況怕會破會樣品表面，所以本論文是使用非接觸式 AFM，其優點在於非接觸式的不會破壞到樣品，在高真空下有良好的解析度，所以才會使用此模式的 AFM 來做實驗的分析。. 20.

(21) 圖 2-1 碳化薄膜成長示意圖. 圖 2-2 原子力顯微鏡量測示意圖[13]. 21.

(22) 第三章實驗流程設備與方法 3.1 實驗流程實驗流程主要是先將基板清洗，再放入熱燈絲系統，在矽基板上製作出 SiC 薄膜在製作成 MOS 電極結構，以量測電極的其電性變化，再以 AFM 來觀察其表面型態並量測其樣品的粗糙度流程如圖 3-1 所示。. 3.2 製程設備 3.2.1 熱燈絲系統實驗中所使用熱燈絲系統其中包含（1）反應用腔體（2）提供熱源所用的熱燈絲如圖 3-2 所示，圖 3-2 為系統示意圖。. 3.2.2 電源供應系統 DC 電源供應器：南田科技公司製造，其可操作範圍為電壓：0~100 V、電流：0~130 A、功率：0~13 kW。可提供鎢絲發熱所需電流。. 3.2.3 溫度量測系統基板溫度由非接地型熱電偶(k-type thermal couple，Cr/Al)進行量測，置入一 2 mm 內徑，長度 50 mm 之石英管內，置於矽基板之裡面進行基板溫度的量測。. 3.2.4 真空設備系統 3.2.4.1 抽氣系統 22.

(23) 本實驗以迴轉幫浦進行系統抽氣，為英國 EDWARDS 產品，型號 E2M-80，抽氣速率為 80 m3/hr，終端壓力為 2×10-3 Torr。抽氣管線與反應器連接處以一只 KF 40 角閥(angle valve)來控制抽氣量以調整反應器所需之壓力。. 3.2.4.2 壓力檢測系統系統的壓力可由幫浦與反應室之間的角閥開度進行調控，配合操作壓力以及氣體種類的需要，本實驗使用電容式壓力計以及熱電偶式壓力計。（1）電容式壓力計：使用電容式壓力計為 MKS type122A Baratron gauge :量測範圍為 10-1~103 Torr，此電容型壓力計因無須考慮氣體工作種類，故用於實驗進行中壓力之讀取。（2）熱電偶式壓力計：使用電熱偶式壓力計為 GP series 275 Convection gauge: 量測範圍為 10-3~760 Torr, 由於此壓力計在高壓時(約大於 1 Torr)，其顯示的壓力與工作氣體有關，故主要用於低壓量測及系統測漏之用。. 3.2.4.3 反應氣體輸入系統本研究所使用之實驗系統其氣體輸送管線如圖 3-2 所示。氣體反應物以高壓鋼瓶儲存，並以 STEC 公司出產的 CH4(200 SCCM)、 H2(1000 SCCM)、SiCl4(10 SCCM)質量流量控制器，精準控制各氣體流量。各流量控制器在安裝時，均經過原廠流量校正，以確保氣體流量精確控制。. 23.

(24) 3.3. 實驗材料實驗的材料主要有三大部分分別是 1.實驗基板 2.實驗氣體 3.實驗. 藥品為實驗中所需要的材料均在附錄三有詳細資料。. 3.4. 實驗步驟實驗步驟最主要分為兩大部份分別是（1）鎢絲及矽基板前處理. 步驟與，（2）真空鍍膜步驟。以下就分別說明: 3.4.1 鎢絲及基板前處理步驟熱燈絲前處理：由於熱燈絲加工成絲的過程會包覆一層石墨在上面，必需去除以確保未來實驗的穩定性。將折好形狀之熱燈絲組裝於系統上，於 3 Torr 之氫氣、電流 20 A、15 mins 去除石墨，再通入 3%之甲烷進行碳化。由於高溫熱燈絲於含碳氣氛下會反應成碳化鎢，碳化鎢的電阻比純鎢高，因此電阻在碳化過程將逐漸上昇，因此本研究以 20 A/hr 的方式提昇到操作的電流 34 A，待電流穩定 34 A、10 mins 後即完成碳化。基板前處理：基板經過 RCA 程序清洗後，接著以丙酮清洗基板表面，並以氮氣吹乾，以上步驟完成，即完成基板前處理之動作。 3.4.2 真空鍍膜步驟。真空鍍膜步驟。真空鍍膜步驟如下： 1. 清洗反應腔體，更換熱燈絲。 2. 系統抽至 5×10-3 Torr，檢查其系統漏率。 3. 打開循環水系統 (溫度：25°C) 4. 設定碳化參數，開始進行鎢絲碳化。 24.

(25) 5. 實驗結束，及便完成碳化步驟。 6. 曝氣，將經過前處理後的矽基板放置於系統中，並抽氣至 5×10-3 Torr。 7. 設定實驗參數(基板溫度、燈絲溫度、氣相組成、壓力)，打開循環水系統，開始進行鍍膜。 8. 鍍膜結束，將全部氣體流量歸零，熱燈絲電流歸零，循環水關閉，結束鍍膜程序。 9. 待基板溫度回到常溫後，曝氣並取出試片。. 3.5 實驗樣品總表在本論文中，我們規劃了一系列的實驗參數，來討論製作完成的 SiC 薄膜品質。規劃的樣品代號與實驗參數表如表 3-2 及表 3-3：固定通入 400 SCCM 的氫氣、2 SCCM 的四氯化碳、3 SCCM 的氧氣，利用改變基板與鎢絲的距離與鍍膜時間進行製備樣品。. 25.

(26) 表 3-1 SiC01~SiC12 實驗樣品表，dWS 為樣品與鎢絲的距離，製程固定時間為 5 mins 樣品編號 d_WS (mm) 樣品編號樣品編號 d_WS (mm). SiC01 SiC02 10. 11. SiC07 SiC08 16. 17. SiC03. SiC04. SiC05. SiC06. 12. 13. 14. 15. SiC09. SiC10. SiC11. SiC12. 18. 19. 20. 21. 表 3-2 SiC13~SiC24 實驗樣品表，dWS 為樣品與鎢絲的距離，製程固定時間為 10 mins 樣品編號 d_WS (mm) 樣品編號 d_WS (mm). SiC13 SiC14 10. 11. SiC19 SiC20 16. 17. SiC15. SiC16. SiC17. SiC18. 12. 13. 14. 15. SiC21. SiC22. SiC23. SiC24. 18. 19. 20. 21. 26.

(27) 圖 3-1 實驗流程圖. 27.

(28) 反應用氣體. 提供熱源的熱燈絲. 圖 3-2 製程設備示意圖. 28.

(29) 第四章實驗結果與討論. 我們藉由改變成長時間、調整基板與鎢絲的間距，使用 AFM 來觀察表面型態的改變並在作成金絕緣層半元件後來探討電容-電壓與電導-電壓的變化情形。. 4.1 薄膜的表面形貌薄膜的表面形貌我們取其 SiC01、SiC04、SiC08、SiC12、SiC13、SiC16、SiC20、SiC24 等樣品來作原子力顯微鏡分析並量測其粗糙度(RMS roughness, nm)，原子力顯微鏡分析圖如圖 4-1(a)(b)(c)(d)、圖 4-2(a)(b)(c)(d)，由 AFM 的圖我們可以觀察到參數 SiC12 的 AFM 圖最不平整，有一些點厚度可以高達 100 nm，但有些區域是在 20 nm 以下，高低落差可達 80 nm，而由參數 SiC13 的 AFM 圖，觀察到的表面型態已趨近於平整大多落在 10nm 到 20nm 之間。由此我們可得知將基板距離拉近、時間拉長可改善薄膜的平整度。. 4.2 以碳化矽作為金以碳化矽作為金絕緣層半元件絕緣層半元件之介電層薄膜及其電性分半元件之介電層薄膜及其電性分析與探討本論文是將 n-type 晶型排列為(111) 矽基板，經過標準 RCA 程序將基板表面清潔，將鍍上碳化矽薄膜的矽基板貼上金屬遮罩(metal mask)後，利用標準的蒸鍍法將 Ni/Au 鍍在碳化矽薄膜上方作為正電極，背面是以 In 作為背電極，最後再將試片升溫至 250℃通氮氣進行退火處理(annealing)後，便可以作電性性測試。SiC12 樣品的電流-電壓(I-V)關係如圖 4-3 所示。由此圖我們可以看到，在這個電壓範圍中，. 29.

(30) I-V 呈現幾乎對稱的情況，而且電流相當低，顯示實驗完成的 SiC 的薄膜電阻相當高。因此，在本論文中將此 SiC 當成絕緣層來處理。圖 4-4 為樣品 SiC06 的 XRD 圖，由此可以看到二個繞射峰，分別是 2θ =28.8 與 36.8 度。其中 2θ =28.8 度是基板 Si(111)的訊號，36.8 度則是 SiC(111)的訊號[14][15]。顯示 SiC 薄膜不是非晶態，而是具有 (111)方向的結晶型薄膜。. 4.2.1 改變碳化矽薄膜厚度對金、G-V 的改變碳化矽薄膜厚度對金絕緣層半元件絕緣層半元件之半元件之 C-V、影響圖 4-5 為 SiC06 在 10 kHz 的電容-電壓關係圖，由此圖可以看到在 2V 附近，電容呈現飽和的趨勢。表 4.1 與表 4.2 為我們利用在 10 kHz 的頻率下 SiC01〜SiC24 各個膜厚在 2 V 附近的飽和電容值，我們利用 MOS-CV 量測結果可算出其等效厚度，由圖 4.6 與圖 4.7 是利用其等效厚度與 AFM 量測的粗糙度作圖，由圖可以得知厚度越厚所量測到的粗糙度越低，厚度越薄粗糙度越高。由圖 4.8 為各個樣品在 1V 偏壓下，電流與距離 dWS 的關係。t 為薄膜沉積時間。由此圖可以看到，在 5 分鐘的樣品，隨著距離 dWS 的增加，電流呈現上升，下降，再上升的趨勢。而在 10 分鐘的樣品，隨著距離 dWS 的增加，電流變化則較不明顯，且低於 5 分鐘的樣品。由於沉積時間長，薄膜厚度應增加，SiC 絕緣效果較高，因此，較低的電流是可以預期的。 30.

(31) 圖 4-9 為 Au/SiC/Si 結構在不同偏壓下的能帶示意圖(a)未施加偏壓(b)電極正向偏壓(c)電極負向偏壓，dWS 為 SiC 層的厚度。假定在 SiC 層中有缺陷能態，在未施加偏壓與正向偏壓時，如圖(a)與(b)所示，此缺陷能態低於 Ef，且遠離 Si 的 Ec 位置，因此，結構中觀察到電容值為以厚度 dWS 為主要貢獻的電容。而在負向偏壓時，如圖(c) 所示，此缺陷能態已高於 Ef，且接近 Si 的 Ec 位置，在 Si 中的電子有可能藉由穿隧而到達此缺陷能態位置。此時電容量測時所看到的等效介質厚度為 d’。由於 d’<d，導致此時所量到的電容值會增加。. 4.2.2 改變碳化矽薄膜厚度對改變碳化矽薄膜厚度對金碳化矽薄膜厚度對金絕緣層半元件絕緣層半元件之半元件之電導的影響電導的影響圖 4.10 為在 10 kHz 頻率下電導對厚度作圖，由圖可觀察到 A 點到 B 點的電導值是依照著膜變厚電導值降低，B 點到 C 點電導值的變化隨著膜變厚電導值卻升高，C 點到 D 點的電導值是依照著膜越厚電導值趨緩降低，B 到 C 此線段的變化可能是為膜厚變厚導致應力增加而產生缺陷並容易產生電子電洞對、等效載子濃度增加進而讓 G 值升高，進而觀察 C 點到 D 點，膜厚持續增加，整體結構電導下降，此時膜是受到膜變厚電子傳導力下降而讓 G 值下降，在觀察到 SiC13 〜SiC24 也有相同的驅勢發生如表 4-2 及圖 4-11。圖 4-12 為樣品 SiC06 之 SEM 截面圖（cross-section image），可以觀察到碳化矽薄膜厚度約為 410.0 nm，由此可以得知，真實厚度與上述所推估之厚度相近。. 31.

(32) 表 4-1 10 kHz 的頻率下 SiC01〜SiC12 各個膜厚所推算的厚度. ID. thickness(d, nm). SiC01. 698.574. SiC02. 528.342. SiC03. 466.062. SiC04. 433.884. SiC05. 415.2. SiC06. 419.352. SiC07. 369.528. SiC08. 432.846. SiC09. 416.238. SiC10. 414.162. SiC11. 438.036. SiC12. 428.694. 表 4-2 10 kHz 的頻率下 SiC13〜SiC24 各個膜厚所推算的厚度. ID. thickness(d, nm). SiC13. 1671.18. SiC14. 1328.64. SiC15. 1018.278. SiC16. 1048.38. SiC17. 1048.38. SiC18. 540.798. SiC19. 566.748. SiC20. 528.342. SiC21. 673.662. SiC22. 580.242. SiC23. 627.99. SiC24. 585.432. 32.

(33) 圖 4-1(a) 參數 SiC01 所成長之碳化矽薄膜，原子力顯微鏡所觀察到的表面型態. 圖 4-1(b) 參數 SiC04 所成長之碳化矽薄膜，原子力顯微鏡所觀察到的表面型態. 33.

(34) 圖 4-1(c) 參數 SiC08 所成長之碳化矽薄膜，原子力顯微鏡所觀察到的表面型態. 圖 4-1(d) 參數 SiC12 所成長之碳化矽薄膜，原子力顯微鏡所觀察到的表面型態. 34.

(35) 圖 4-2(a) 參數 SiC13 所成長之碳化矽薄膜，原子力顯微鏡所觀察到的表面型態. 圖 4-2(b) 參數 SiC16 所成長之碳化矽薄膜，原子力顯微鏡所觀察到的表面型態. 35.

(36) 圖 4-2(c) 參數 SiC20 所成長之碳化矽薄膜，原子力顯微鏡所觀察到的表面型態. 圖 4-2(d) 參數 SiC24 所成長之碳化矽薄膜，原子力顯微鏡所觀察到的表面型態. 36.

(37) 圖 4-3 樣品 SiC12 的 I-V 關係圖. 圖 4-4 樣品 SiC06 的 XRD 圖. 37.

(38) 圖 4-5 SiC06 在 10KHz 的電容-電壓關係圖. 圖 4-6 SiC01、SiC04、SiC08、SiC12 其樣品來作 AFM 分析並量測其粗糙度 38.

(39) 圖 4-7 SiC13、SiC16、SiC20、SiC24 其樣品來作 AFM 分析並量測其粗糙度. 圖 4-8 在 1V 偏壓下，樣品的電流與距離 dWS 的關係 39.

(40) (a). (b). (c) 圖 4-9 Au/SiC/Si 結構在不同偏壓下的能帶示意圖(a)未施加偏壓(b)電極正向偏壓(c)電極負向偏壓. 40.

(41) A. C D B. 圖 4-10 沉積時間五分鐘的樣品 SiC01〜SiC12 在 10 kHz 頻率下的電導與厚度關係圖. A. C. D. B. 圖 4-11 沉積時間五分鐘的樣品 SiC13〜SiC24 在 10 kHz 頻率下的電導與厚度關係圖 41.

(42) 圖 4.12 為樣品 SiC06 之 SEM 截面圖. 42.

(43) 第五章結論與未來工作在本論文中主要是利用碳化矽作為金絕緣層半元件中介電層薄膜，其中製程參數的調變主要是利用改變矽基板與熱燈絲的間距與鍍膜的時間，造成不同的介電層厚度。再將介電層製作成金絕緣層半元件，利用 C-V 量測實驗可以觀察到其頻率對電容、電導的變化。在 4.2.1 節中可以觀察到 2V 附近，電容呈現飽和的趨勢，可利用 MOS-CV 量測結果可算出其等效厚度，與 AFM 所的的粗糙度作比較可得知，厚度越厚所量測到的粗糙度越低，厚度越薄粗糙度越高。在第 4.2.2 節中利用電容值所算出來的等效厚度，其電導與膜厚的關係為，當膜厚變厚應力變大導致載子遷移率上升，此時電導隨著膜厚變厚而增加；當應力一直變大直到大於膜的內聚力便會讓膜產生釋放應力的現象，此時沒有應力影響時，膜中主要是受到膜層越來越厚讓電子傳導距離變長最終導致電導值下降。本研究主要是利用熱燈絲系統成長碳化矽薄膜，尚有幾處需要研究改善，包括以下幾點： 1.利用 Ni/Au 所鍍之電極，其面積會有其大小差異。因 shadow mask 作的不夠完善，導致電極作的有大小的誤差，則需要再多花時間一一量測其電極面積，增加量測的困難度。這是日後需改良的地方。. 43.

(44) 2.實驗中尚未量測應力大小。在於 4.2.2 節判斷其應力對膜厚的影響，日後應實際量測其應力值，以達精確之效果。 3.系統成長碳化矽面積還需改善。目前系統可成長的膜有效範圍為 2 cm × 2 cm 面積的矽基板，日後應改良其成長面積對日後研就會更有幫助。. 44.

(45) 參考資料 [1] (J. Bardeen and W.H. Brattain,” The Transistor, A Semiconductor Triode,”Phys. Rev., 74, 230, 1948.) [2] (S. M. SZE, Semiconductor Devices, Physics and Technology, Wiley, New York, 1985.) [3] (P.L. Dreike, D. M. Fleetwood, D. B. King, D. C. Sprauer, and T. E.Zipperian, “ An Overview of High-Temperature Electronic DeviceTechnologies and Potential Application“, IEEE Transaction Components,Packaging, and Manufacturing Technology-Part A, 17, 594, 1994.) [4] (J. B. Casady, and R. W. Johnson, “Status of Silicon Carbide (SiC) as aWide-Bandgap Semiconductor for High-Temperature Applications: AReview”, Solid-State Electronics, 39, 1409, 1996.) [5] (William F. Smith, Foundations of Materials Science and Engineering, 2nd,McGraw-Hill, 1994.) [6] (5W/cm-k)( G. A. Slack, Journal of applied physics, 35, 3460, 1964)( http://nina.ecse.rpi.edu/shur/SiC/sld023.htm) [7] (T. Paul Chow and Ritu Tyagi,”Wide Bandgap Compound Semiconductors for Superior High-Voltage Unipolar Power Device”, IEEE Transaction on Electron Devices, 41, 8, 1994.) [8] H. Matsunami, T. Kimoto, Mater. Sci. Eng. R20, 125 (1997). [9] 田明波與劉德令編譯，薄膜科學與技術手冊（機械工業出版社，北京，1991 年），第 1 頁. [10] C. E. Morosanu, Thin Films by Chemical Vapor Deposition, chapter 5(Elsevier, New York, 1990).E. Sirtl, I. P. Hunt, and D. H. Sawyer, J. 45.

(46) Electrochem. Soc., 121, 919 (1974). [11] P. E. Pehresson, F. G. Celii, and J. E. Butler, Diamond Films And Coatings, edited by R. F. Davis, 69(Noyes, 1993). [12] G. Binning, C.F. Quate, and C. Gerber. "Atomic Force Microscope".Physical Review Letters. 56 (1986): 930-933. [13]行政院國家科學委員會精密儀器發展中心。“表面分析儀器原子力顯微鏡”，儀器總覽，1998。29-31。 [14] 張岳青。2009。熱鎢絲化學氣相低溫沉積奈米碳化矽薄膜電晶體之研究。碩士論文。台南：成功大學電機工程學系微電子工程研究所。 [15]宋增滄。2003。以迴旋濺鍍法成長氮化鋁薄膜之機制探討。碩士論文。桃園：中原大學電子工程學系碩士班。. 46.

(47) 附錄一 1. 矽基板(111)基板的清洗基板的清洗：矽基板基板的清洗： (1) 將矽基板浸泡於裝有 5% BOH 的燒杯中，浸泡十分鐘後在用去離子水沖洗。 (2) 將矽基板浸泡於裝有去離子水的燒杯中，並將燒杯置入超音波震盪器中震盪三分鐘。 (3) 將矽基板浸泡於裝有丙酮的燒杯中，並將燒杯置入超音波震盪器中震盪三分鐘。 (4) 將矽基板浸泡於裝有甲醇的燒杯中，並將燒杯置入超音波震盪器中震盪三分鐘。 (5) 將矽基板浸泡於裝有去離子水的燒杯中，並將燒杯置入超音波震盪器中震盪三分鐘。 (6) 以氮氣槍將表面吹乾，並置入烤箱中以 90℃，烤乾 3 分鐘。. 47.

(48) 附錄二一. 碳化矽詳細的鍍膜步驟 (1) 將清洗好的基板，置入 CVD 系統中的樣品治具固定住。 (2) 將腔體真空度以機械幫浦（mechanical pump）抽至 1×10-3torr 以下。 (3) 通入氫氣 400sccm,並系統壓力維持在 3torr (4) 以加熱燈絲將腔體加熱至 500℃，並將持續 20 分鐘。 (5) 在穩定維持 500℃的腔體中，通入 7 SCCM 的四氯化矽（SiCl4）與 5 SCCM 的甲烷（CH4），持續 30 分鐘。 (6) 材料沉積完成之後，將製程氣體關掉，熱燈絲關閉，並將腔體抽至 1×10-3torr 以下。 (7) 待保持腔體真空度持續 20 分鐘，直到腔體溫度降至室溫，將腔體破大氣並將樣品取出。. 48.

(49) 附錄三實驗材料: 實驗材料 1.實驗基板實驗基板本實驗依分析上的需求採用矽基板，其規格如下：矽基板: 昇美達公司代理 4’silicon Wafer (Heavily doped wafer) Orientation:（111） Type/Dopant: N/Phos. Diameter : 100 ± 0.5 mm Thickness: 525 ± 25 um Resistivity: 1~10 ohm-cm Surface: one side polished. 2.實驗氣體實驗氣體本實驗室使用的氣體規格如下（1） H2 :東和氣體製造，純度 99.9% （2）CH4：東和氣體製造，純度 99.9%. 3.實驗藥品實驗藥品（1）BOE:友和代理，純度 5% （2）丙酮: 友和代理，純度 99.9% （3）四氯化矽:友和代理，純度 99.9%. 49.

(50)