1-4 基本邏輯功能 1-5 數位積體電路

39  Download (0)

Full text

(1)

邏輯設計

數位的基本概念

王宏祺 講師

Department of Computer and Communication Kun San University

Tainan , Taiwan , R.O.C.

Feb. 23, 2011

1

(2)

1-1 數位量與類比量

1-2 二進位數字、邏輯準位和數位波形 1-3 基本邏輯運算

1-4 基本邏輯功能 1-5 數位積體電路

1-6 可程式邏輯:概論 1-7 程式規劃

1-8 VHDL概論

2

(3)

1-1 數位量與類比量

電子電路可概分為兩類:數位電路與類比電路。

 數位電子學用的是以離散值表示的量值

 類比電子學所用的是以連續值來表示的量值。

3

(4)

類比電子系統

用來將聲音放大,使龐大的聽眾能聽見的擴音設備就 是類比電路的應用實例。圖1-3為聲波 ( 在自然中為類比量

) 的基本圖形,聲波經由麥克風轉換為稱作聲頻信號

(audio signal) 的小類比電壓。此電壓隨著聲音頻率與音量 的改變而變化,並傳送到線性放大器的輸入端。放大器將 輸入信號放大後,由其輸出端輸出,再傳送到喇叭。喇叭 再將放大後的音頻信號轉變回聲波的形式,此聲波的音量 比原來由麥克風進入的聲波大了很多。

4

(5)

類比電子系統

5

(6)

1-2 二進位數字、邏輯準位和數位波形

數位電子學所涉及的電路與系統中只有兩種可能的 狀態。兩種狀態以兩個不同的電壓準位來表示:HIGH 和LOW。數位系統就用這兩種狀態的組合,即代碼,來 表示數目、符號、英文字母、或其它的資料形態。這種 雙態的計數系統就稱為二進位,它只採用1和0兩個數字

。一個二進位數字又稱為1位元。

6

(7)

邏輯準位

用來表示1與0的電壓,又稱為邏輯準位 (logic level)。

7

(8)

數位波形

切合實際的脈波圖形。

8

(9)

數位波形

9

(10)

數位波形傳送二進位資料

時脈波形 數位系統中,所有的波形都和基本的計時波形 ( 即時脈 (clock) 波形 ) 同步調。時脈波形具有週期性,其 波形中兩脈波之間的間隔等於一個位元的時間。

10

(11)

資料傳送

資料 (data) 指的是傳達某類資訊的位元群。由數位波 形來表示的二進位資料必須在數位系統內的電路之間,或 各個系統之間傳送,才能達成某特定功能。

11

(12)

資料傳送

二進位資料的兩種傳送方式:串列與並列。

12

(13)

例題一

1.試求圖1-42,數位波形的週期與頻率。

(14)

例題一

Ans:

(15)

1-3 基本邏輯運算

組成所有邏輯運算的三種基本的邏輯運算:

NOT運算。

AND運算。

OR運算。

15

(16)

NOT

如圖1-16所示,NOT運算會改變邏輯準位。輸入為 HIGH (1) 時,輸出為LOW (0)。當輸入為LOW時,輸出 則為HIGH。不管是那一種狀況,輸出準位都會不同於輸 入準位。NOT運算是由稱為反相器 (inverter) 的邏輯電路 來執行的。

16

(17)

AND

只有在所有的輸入皆為HIGH時,AND運算才會產生 HIGH的輸出。圖1-17以有兩個輸入端的情形為例。在兩 輸入皆為HIGH時,輸出才為HIGH。只要輸入準位有任 何一個為LOW,或全部為LOW,輸出便為LOW。AND 運算是由稱為AND閘的邏輯電路來執行的。

17

(18)

OR

輸入有任何一個為HIGH時,OR運算產生HIGH的輸 出,圖1-18以有兩個輸入端的情形為例。當任一輸入準位 為HIGH,或兩者皆為HIGH時,輸出亦為HIGH。當兩輸 入準位同時為LOW時,輸出才為LOW。OR運算是由稱為 OR閘的邏輯電路來執行的。

18

(19)

1-4 基本邏輯功能

組合這三種基本的邏輯元件 (AND, OR, NOT),可以 形成更複雜的邏輯電路,這些邏輯電路能用來執行許多有 用的運算,也能用來連接成完整的數位系統。一般的邏輯 功能有比較、計算、代碼轉換、編碼、解碼、資料選擇、

儲存和計數。

19

(20)

計算功能

加 法 加法是由稱為加法器 (adder) 的邏

輯電路來執行的。加法器將兩二進位數 ( 分別在A、B兩 輸入端,旁邊還有一個進位輸入端 ) 相加,產生一個 總和輸出 () 和一個進位輸出 ( ),

Cin

Cout

20

(21)

編碼功能

編碼功能由邏輯電路編碼器 (encoder) 來執行,

。編碼器將諸如十進位數字或英文字母的資料轉換 成某種代碼形式。

21

(22)

資料選擇功能

用來選擇資料的兩種電路分別是多工器和解多工器

。多工器 (multi-plexer,或簡寫為mux) 是依指定時序,

將數條輸入線上的數位資料切換到單一輸出線上的邏輯 電路。解多工器 (demultiplexer,或簡寫成demux) 是依 指定時序將單一輸入線上的數位資料切換到數條輸出線 上的邏輯電路。

22

(23)

資料選擇功能

23

(24)

儲存功能

正反器 (Flip-flop) 正反器是一次只能儲存一位元 (1或0) 的雙態 ( 兩種穩定狀態 ) 邏輯電路。

暫存器 (register) 暫存器是由數個正反器組合而成的,

所以可以儲存整組的位元值。這類元件又稱為移位暫存器 (shift register)。

24

(25)

儲存功能

25

(26)

儲存功能

26

(27)

計數功能

數位系統中的計數功能是非常重要的。數位計數器有 很多種,但其基本用途就是要計數由準位或脈波變化來表 示的事件數,或者是要產生一特定的代碼順序。

27

(28)

例題二

1.觀察圖1-44各個方塊電路的輸入和輸出信號準位。根據您的觀察結果,說出各方塊的功能。

28

(29)

例題二

Ans:

29

(30)

1-5 數位積體電路

單晶片積體電路 (IC) 是完全建構在單一矽晶片上的 電子電路。組成電路的所有元件-電晶體、二極體、電 阻、和電容。

30

(31)

IC包裝

常見IC包裝使用表面粘著技術 (surface-mount technology, SMT)。

SMT包裝常見的四種類型為小型IC (small-outline IC,

SOIC)、塑封載體包裝 (plastic leaded chip carrier, PLCC)

、無接腳陶瓷晶片載體 (leadless ceramic chip carrier, LCCC)

、及平面式包裝 (flat pack, FP)。

31

(32)

積體電路複雜程度的分類

積體電路根據其電路的複雜程度來分類。

小型積體電路 (small-scale integration, SSI) 單一晶片 上最多有12個等效閘電路的積體電路,其中包含了基本 閘和正反器。

中型積體電路 (medium-scale integration, MSI) 單一 晶片上有12到99個等效閘電路,其中包含了編碼器、解 碼器、計數器、暫存器、多工器、算術運算電路、小量 記憶體、及其它邏輯功能。

32

(33)

積體電路複雜程度的分類

大型積體電路 (large-scale integration, LSI) 單一晶片 上有100到9,999個等效閘電路,包含有記憶體。

超大型積體電路 (very large-scale integration, VLSI) 單一晶片上有10,000到99,999個等效閘電路。

極大型積體電路 (ultra large-scale integration, ULSI) 具有非常大的記憶體、大型微處理器、及大型的單晶片 電子計算機。100,000個以上的等效閘電路。

33

(34)

PLD類型

可規劃邏輯元件之三種主要類型為:

‧SPLD(simple programmable logic device)

‧CPLD (complex programmable logic device)及

‧FPGA(field programmable gate array,現場可编程邏輯閘 陣列 )。

‧每一主要類型通常會有各製造商之特定次分類,比如CPLD為 製造商以Altera為主,而FPGA製造商則以Xilinx為主。

34

(35)

PLD類型

複雜可規劃邏輯元件 CPLD具有遠較SPLD為高之容量,

使更複雜之邏輯可規劃於其中。典型之CPLD可等效於2個 至64個SPLD。

35

(36)

PLD規劃程式

為PLD (programmable logic device)設計之邏輯電路 可用兩種方法之一輸入(有時亦可混合使用此二法):

 圖形輸入(Schematic)

 文字輸入(VHDL)。

36

(37)

使用固定功能邏輯

固定功能邏輯元件 (IC) 只需插入以固接導線連接之電 路板即可使用。每一元件具有特定邏輯功能,而各元件則 互相連接以產生特定輸出。一旦元件於印刷電路板上互相 連接,此設計則無法輕易更動。要改變設計,可能需要移 除並替換某些元件,並且 ( 或者 ) 改變導線之連接。設計 更動甚至必須重新製作新電路板。雖然具有此不利之處,

在許多小規模應用上,固定功能邏輯可能仍為較佳之選擇

37

(38)

使用固定功能邏輯

38

(39)

VHDL

VHDL為用來規劃PLD之一種硬體描述語言

(hardware description language, HDL)。其中V代表 VHSIC (Very High Speed Integrated Circuit)。VHDL 為IEEE協會 (Institute Electrical and Electronics

Engineers) 所採用之標準語言,為數種硬體描述語言

(HDL) 之一。

39

Figure

Updating...

References

Related subjects :