1
Chapter 1 Intr oduction
金屬矽化物(Silicide)的技術之所以得到大家的注意，主要是因為 金屬矽化物能夠降低電晶體在閘極、源極和汲極的接觸電阻，而元件 的體積越小，其所受到寄生電阻的影響也就會越大，所以在次微米的 製成之中，金屬矽化物技術所使用的範圍也就越來越廣泛了。目前較 為大家廣泛使用的鈷 -金 屬矽化物(Co-Silicide)與鈦 - 金屬矽化物 (Ta-Silicide)，都是由於有良好的低片電阻(Low Sheet Resistance)的 緣故，而正在研發中的鎳-金屬矽化物(Ni-Silicide)也是有此一特性，
並且還有形成的溫度很低與形成金屬矽化物時低消耗 Silicon 的優點。
在目前無線通訊產品受到矚目的時候，大家也將目光轉移到高頻 通訊元件的製成，矽化鍺(SiGe)因為有著價格上得優勢，自然而然的 將會成為大家所注意的焦點，而傳統電晶體所碰到的問題，在矽化鍺 元件上是無法避免的。因此我們將金屬矽化物技術應用在矽化鍺元件 上，以期能找到好的解決方案。
Chapter 2 Exper imental
首先我們先把 N-type 和 P-type Wafer 用 RCA clean 清洗乾淨，
取出部分 N-type 和 P-type Wafer 送進爐管去長 Field Oxide，等到長完 Field Oxide 之後再將其送進低壓化學氣象沉積系統(LPCVD)成長 Poly-Silicon，完成之後將有長 Poly-Silicon 的 Wafer 平分成 ABC 三等 分，未長 Poly-Silicon 也平分成 ABC 三等分，將 B 部分的 Wafer 利用 蒸鍍系統將鍺（Ge）蒸鍍到 Wafer 上，並利用金屬快速退火爐（RTA）
使 Ge 與 Si Wafer 形成 Si0.3Ge0.7 Wafer 的結構，而 C 部分的 Wafer 則 形成 Si0.6Ge0.4的結構，Si0.6Ge0.4 Wafer 則是利用不同比例之 Si 和 Ge，
延續上面的方式製作出來，這樣就形成了建構本實驗的基本型態。
我們將目前工業界較常使用的鈷-金屬矽化物(Co-Silicide)拿來 作為研究的題材。在操作鈷-金屬矽化物(Co-Silicide)的實驗上，其實 驗的基礎流程，即是利用上述長成 Si0.3Ge0.7Wafer、Si0.6Ge0.4 Wafer 與 無 Ge 的 Si Wafer，將其送去離子佈植(Implant)，佈植完成之後並以 金屬快速退火爐管（RTA）於高溫的環境將所佈植的離子驅入(Drive in)，完成之後再將 Si Wafer、Si0.3Ge0.7 Wafer 與 Si0.6Ge0.4 Wafer 放入 蒸鍍系統，將鈷（Co）當作蒸鍍來源，將其蒸鍍到 Wafer 上，之後再 把這三種不同結構的 Wafer 利用金屬快速退火爐管（RTA）於 600 oC、
700 oC、800 oC、900 oC 及 950 oC 等五種不同的溫度去 anneal，形成 鈷-金屬矽化物（Co-Silicide）Fig.1(a)、Fig.1(b)，並測量其片電阻
（Sheet Resistance）得到的結果於附圖 Fig.4(a)、Fig.4(b)、Fig.4(c) 及 Fig.4(d)。
我們亦將目前工業界所正在研究的鎳-金屬矽化物(Ni-Silicide)
3
來作為本論文的研究主題。而製作鎳-金屬矽化物(Ni-Silicide)的方式 和製作鈷-金屬矽化物（Co-Silicide）的方式前半段是相同的，即把 N-type 和 P-type Wafer 用 RCA Clean 清洗乾淨，取出部分 N-type 和 P-type Wafer 送進爐管去長 Field Oxide，長完 Field Oxide 之後再將其 送進低壓化學氣象沉積系統(LPCVD)成長 Poly-Silicon，完成之後將 有長 Poly-Silicon 的 Wafer 平分成 ABC 三等分，未長 Poly-Silicon 也 平分成 ABC 三等分，將 B 部分的 Wafer 利用蒸鍍系統將鍺（Ge）蒸 鍍到 Wafer 上，並利用金屬快速退火爐（RTA）使 Ge 與 Si Wafer 形 成 Si0.3Ge0.7 Wafer 的結構，而 C 部分的 Wafer 則製作成 Si0.6Ge0.4的結 構，Si0.6Ge0.4 Wafer 是利用不同比例之 Si 和 Ge，延續上面的方式製 作出來，完成之後把 Si0.3Ge0.7 Wafer、Si0.6Ge0.4 Wafer 與無 Ge 的 Si Wafer，將其送去離子佈植(Implant)，佈植完成之後並以金屬快速退 火爐管（RTA）於高溫的環境將所佈植的離子驅入(Drive in)，完成 之後把 Si Wafer、Si0.3Ge0.7Wafer 以及 Si0.6Ge0.4 Wafer 放入蒸鍍系統，
並以鎳（Ni）作為蒸鍍來源，將其蒸鍍到 Si Wafer、Si0.3Ge0.7 Wafer 以及 Si0.6Ge0.4 Wafer 上，之後將這三種不同結構的 Wafer 利用金屬快 速退火爐管（RTA）於 350 oC、400 oC、500 oC、600 oC、700 oC 等五 種不同的溫度去 anneal，以形成鎳-金屬矽化物（Ni-Silicide）Fig.2(a) 與 Fig.2(b) [1]-[4][15][16]，並量測其片電阻（Sheet Resistance）得到 的結果於附圖 Fig.4(a)、Fig.4(b)、Fig.4(c)及 Fig.4(d)。
我們並將上面實驗所完成的鎳-金屬矽化物（Ni-Silicide）先以硫 酸：雙氧水為 3：1 的比例將其表面未反應的鎳（Ni）給蝕刻乾淨，
再 以場發 射掃描式電子顯微鏡 (SEM) 量測 ，其成分結構表示 於 Fig.3(a)、(b)。Fig.3(a)是在 N-type Wafer 上形成 Ni-Silicide 而 Fig.3(b)
則是在 P-type Wafer 上形成 Ni-Silicide，根據場發射掃描式電子顯微 鏡 (SEM) 量 測 的 結 果 ， 我 們 可 以 知 道 所 形 成 的 鎳 - 金 屬 矽 化 物
（Ni-Silicide）的厚度為 300 Å 。
5
Chapter 3
Results And Discussion
Fig.4(a)(b)則是在 Si Wafer、Si0.3Ge0.7 Wafer 及 Si0.6Ge0.4 Wafer 上面利用蒸鍍系統將鈷（Co）給蒸鍍上去，蒸鍍完成之後再利用金 屬快速退火爐管（RTA）於 600 oC、700 oC、800 oC、900 oC 及 950 oC 等五種不同的溫度去 anneal，以形成鈷-金屬矽化物（Co-Silicide）
[17]-[19]並測量其片電阻（Sheet Resistance）得到的結果[10][12]。
由圖中我們可以發現，對 Si wafer 而言，600 oC 時的阻值最高，
這是因為在較低溫 RTA 的時候所形成的 Co-Silicide 是 CoSi 的結構，
此時的 Sheet Resistance 會比較大，而在高溫 RTA 時，Co-Silicide 則 是 CoSi2結構，比較兩種不同結構的 Sheet Resistance，會發現 CoSi2
的 Sheet Resistance 比 CoSi 來得要小[5][10]。可是對於 Si0.3Ge0.7Wafer 及 Si0.6Ge0.4 Wafer 來說因為 Ge 含量的不同，故在不同的溫度會有最 小的 Sheet Resistance。所以 Co-Si0.3Ge0.7最小的 Sheet Resistance 是在 900 oC，而 Co- Si0.6Ge0.4最小的 Sheet Resistance 是在 800 oC。而超過 了此一特定溫度之後，便會因為 anneal 的溫度過高導致鍺（Ge）的 分離[5]，Sheet Resistance 便會快速的增加。
Fig.4(c)(d)則是在 Poly-silicon 上用 N+與 P+ Implant 到 Wafer 的表面，之後再用蒸鍍系統將鈷（Co）給蒸鍍上去，並以金屬快速 退火爐管（RTA）於 600 oC、700 oC、800 oC、900 oC 及 950 oC 等五種 不同的溫度 anneal。根據圖表我們可以發現 Co-Silicide 在 Poly-silicon 上的阻值會比在 Substrate 上來得高，可是在 800 oC 的 時 候，
Co-PolySi0.3Ge0.7卻是例外，這可能是因為 Poly-silicon 上的 Si 排列得 比較鬆散，在 800 oC 的時候已經能夠和 Co 反應的緣故，所以在 800 oC
時，Co-PolySi0.3Ge0.7的 Sheet Resistance 會比 Co- Si0.3Ge0.7來得低。到 了 900 oC 的時候，Co- Si0.3Ge0.7的 Sheet Resistance 會有最小值，等到 了 950 oC 以上的時候，由於 Silicide 產生團塊效應，造成了 High Sheet Resistance。
Fig.5(a)是 P+ Implant/N- Substrate Wafer，而 Fig.5(b)是 N+
Implant/P- Substrate Wafer 利用蒸鍍系統將鎳（Ni）給蒸鍍上去，並 把上述的 Wafer 經過 350 oC、400 oC、500 oC、600 oC 及 700 oC 五種不 同的溫度 anneal 後量測得到的 Sheet Resistance 分佈圖。而 Fig.3(a) 與 Fig.3(b)顯示我們將鎳-金屬矽化物（Ni-Silicide）晶片利用場發射 掃描式電子顯微鏡(SEM)分析其結構，量測到所形成的鎳-金屬矽化 物（Ni-Silicide）厚度是 300 Å ，而此一厚度和目前工業界所使用的 Silicide 厚度約略相同。我們發現在 P+ Implant/N- Substrate Silicide Wafer 其 Sheet Resistance 會比 N+ Implant/P- Substrate Silicide Wafer 來得要小，而且在 500 oC 時會有最小值，之後便會隨著溫度的升高而 增大，這是因為在低溫 anneal 的時候，會形成連續的 Ni(SixGe1-x)層，
這個連續層就是造成 Low Sheet Resistance 的主因。在高溫 anneal 的 時候，則會形成 NiSi2團塊並且會導致鍺（Ge）的分離，因而有 High Sheet Resistance [5]。而在不同的成分 NiSi Wafer、Ni-Si0.3Ge0.7 Wafer 及 Ni-Si0.6Ge0.4 Wafer 上，我們可由圖上得知其 Sheet Resistance 的大 小是 NiSi Wafer < Ni-Si0.3Ge0.7Wafer < Ni-Si0.6Ge0.4 Wafer [6]。
Fig.5(c)、Fig.5(d)則是在 Poly-silicon 上用 N+與 P+ Implant 到 Wafer 的表面，並利用蒸鍍系統將鎳（Ni）給蒸鍍上去，以 350 oC、
400 oC、500 oC、600 oC 及 700 oC 五種不同的溫度 anneal。在這兩張 圖片之中我們可以發現溫度在 400 oC 到 600 oC 時，其 Sheet Resistance
7
仍然很低[1][5][7]-[9]，可是等到溫度一升到超過 700 oC 時，Sheet Resistance 相對於 400 oC 到 600 oC 時便會高出許多，並且比 Ni-silicide 在 Si wafer、Si0.3Ge0.7Wafer 以及 Si0.6Ge0.4 Wafer 上還要來得明顯，這 是由於 Poly-silicon 的阻值原本就要比 Silicon Wafer 來得大的緣故，
且對 Ni 來說 Poly-silicon 上面的 Si 比 Silicon Substrate 上面的 Si 容易 取得，易形成 NiSi2。故在 400 oC 到 600 oC 時，Ni-Silicide 在 Poly-Silicon 上的 Sheet Resistance 接近於 Silicon Wafer，便可以成功的應用在電晶 體上，如此一來便可以達到降低閘極與源極和汲極間的接觸電阻。由 此可知 Ni-Silicide 不管是運用在 Silicon Wafer 或者是 Poly-silicon 時，
都會比傳統的電晶體來得更好。
Chapter 4 Conclusions
根據上面實驗的結果我們可以發現，Co-Silicide 所得到的實驗結 果比目前也正在使用中的 Ta-Silicide 有更好的 Sheet Resistance，並且 在小線寬的時候可以降低細線寬效應的影響，所以在目前工業界 0.18µ以下製成大多是以 Co-Silicide 來去取代 Ta-Silicide[14]。而目前 工業界正在研發的 Ni-Silicide，根據實驗所得到的結果可以發現 Ni-Silicide 的 Sheet Resistance 也是很小，並且細線寬效應的影響並不 明顯，所以 Ni-Silicide 也是降低 Si Wafer 接觸電阻的可行方案，並且 我們可以發現，根據 Fig.4(a)、Fig.4(b)、Fig.4(c)與 Fig.4(d)所得到 的結果，Co-Silicide 適用於高溫的製成環境，而由 Fig.5(a)、Fig.5(b)、
Fig.5(c)與 Fig.5(d)可以得知，Ni-Silicide 則可以用在低溫製成。
而對於下一世代的明星產業：高頻通訊產業[13]，GaAs 雖然是 高頻設計業者的第一選擇，可是由於 GaAs 晶圓還未大量生產，並且 所生產的產品良率不高，因此造成產品價格過高，而 SiGe 因為有著 電洞快速移動與低價格的優勢，因此在高頻通訊產業上 SiGe 是不會 缺席。我們把 Co 與 Ni 蒸鍍在 SiGe 上，並將 Wafer 以金屬快速退火 爐管（RTA）anneal 以形成 Co-Silicide 與 Ni-silicide，並量測其 Sheet Resistance，根據 Fig.4(a)、Fig.4(b)、Fig.4(c)與 Fig.4(d)所得到的結 果，發現 Co-Silicide 在 SiGe 上所量測的 Sheet Resistance 結果並不是 很好，這是因為 Co-Silicide 團塊效應的影響，因此 Co-Silicide 並不適 用於 SiGe 上。而將 Ni-Silicide 使用在 SiGe 上，由 Fig.5(a)、Fig.5(b)、
Fig.5(c)與 Fig.5(d)可以得知，Ni-silicide 不論是在 Si Wafer 上或者是 SiGe 上，其 Sheet Resistance 以及 Rc 都能夠降得非常低。
9
因此不論是目前的 0.18µ以下製程或者是將來 IC 產業邁向 SiGe 製程的時候，Ni-silicide 提供了解決其接觸電阻的方案。
References：
[1] T. Morimoto，T. Ohguro，H. S. Momose，T. Iinuma，I. Kunishima，K.
Suguro，I. Katakabe，H. Nakajima，M. Tsuchiaki，M. Ono，Y.
Katsumata ， and H. Iwai ， “Self-aligned nickel-mono-silicide technology for high-speed deep submicrometer logic CMOS ULSI”， in IEEE Electron Device，Vol. 42，pp. 915-922 (1995).
[2] Qi Xiang，Christy Woo，E. Paton，J. Foster，Bin Yu，Ming-Ren Lin，
“Deep sub-100 nm CMOS with ultra low gate sheet resistance by NiSi” ，in Symp. on VLSI Tech. 2000，pp. 76-77.
[3] M. C. Poon，F. Deng，H. Wong，M. Wong，J.K.O. Sin，S. S. Lan，C. H.
Ho，P. G. Han， “Thermal stability of cobalt and nickel silicides in amorphous and crystalline silicon” ，in IEEE Electron Device， Meeting， 1997. Proceedings,1997 IEEE Hong Kong 1997, pp. 65-68.
[4] T. Ohguro，S. Nakamura，M. Koike，T. Morimoto，A. Nishiyama，Y.
Ushiku，T. Yoshitomi，M. Ono，M. Saito，H. Iwai， “Analysis of resistance behavior in Ti- and Ni-salicided polysilicon films” ，in IEEE Electron Device，Vol. 41，pp. 2305-2317 (1994)
[5] Ja-Hum Ku，C. J. Chio，S. Song，S. Choi，K. Fujihara，H. K. Kang，S. I.
Lee，H. G. Chio and D. H. Ko， “High performance pMOSFETs with Ni(SixGe1-x)/poly-Si0.8Ge0.2 gate” ，in Symp. on VLSI Tech. 2000，pp.
114-115
[6] Ming Qin，V. M. C. Poon and C. Y. Yuen， “Structure and thermal stability of NiSi1-xGex contacts for VLSI applications” ，in Electronics Letters，Vol. 36，pp.1819-1821 (2000)
11
[7] T. Morimoto，H. S. Momose，T. Iinuma，I. Kunishima，K. Suguro，H.
Okana，I. Katakabe，H. Nakajima，M. Tsuchiaki，M. Ono，Y. Katsumata， H. Iwai， “A NiSi salicide technology for advanced logic devices” ，in Electron Devices Meeting，1991. Technical Digest, International，pp.
653-656 (1991).
[8] T. Iinuma，N. Itoh，K. Inou，H. Nakajima，S. Matsuda，I. Kunishima， K. Suguro，Y. Katsumata，H. Iwai， “A self-aligned emitter base NiSi electrode technology for advanced high-speed bipolar LSIs” ，in IEEE Bipolar/BiCMOS Circuits and Technology Meeting，pp. 92-95 (1992) [9] M. C. Poon，F. Deng，H. Wong，M. Wong，J.K.O. Sin，S. S. Lan，C. H.
Ho，P. G. Han， “Thermal stability of nickel silicide films in submicron p-type polysilicon lines” ，in IEEE Electron Device， Meeting，1997. Proceedings,1997 IEEE Hong Kong 1997, pp. 54-58 [10]K. I. Goto，J. Watanabe，T. Sukegawa，A. Fushida，T. Sakuma，T. Sugii，
“A comparative study of leakage mechanism of Co and Ni salicide processes” ，Reliability Physics Symposium，Proceedings，1998. 36th Annual. 1998 IEEE International，pp. 363-369
[11]W. J. Qi，B. Z. Li，G .B. Jiang，W. N. Huang，Z. G. Gu， “CoSi2/SiGe contact formation by Co/a-SiGe/Si solid state reaction” ， in Microelectronics and VLSI，1995. TENCON '95., IEEE Region 10 International Conference on，1995，pp. 278-281
[12]Y. H. Wu，W. J. Chen，S. L. Chang，Albert Chin，S. Gwo，C. Tasi，
“Improved Electrical Characteristics of CoSi2 Using HF-Vapor Pretreatment” ，in IEEE Electron Device Letters，Vol. 20，pp. 320-322
(1999).
[13]X. Xiao，J. C. Sturm，S. R. Parihar，S. A. Lyon，D. Meyerhofer，S.
Palfrey， “Silicide/Si1-xGex Schottky-barrier long-wavelength infrared detectors” ，in Electron Devices Meeting，1992. Technical Digest.， International , 1992，pp. 125-128
[14]T. C. Hsiao，Ping Liu，J. C. S. Woo， “Advanced technologies for optimized sub-quarter-micrometer SOI CMOS devices” ，in Electron Devices，IEEE Transactions，Vol. 45，pp. 1092-1098(1998).
[15]L. J. Chen，S. L. Cheng，H. M. Luo，H. Y. Huang，Y. C. Peng，B. Y.
Tsui，C. J. Tsai，S. S. Guo， “The influences of stress on the growth of Ti and Ni silicide thin films on [001]Si” ，in Solid-State and Integrated Circuit Technology，1998. Proceedings，pp. 256-259(1998).
[16]Tuo-Hung Hou，Tan-Fu Lei，Tien-Sheng Chao， “Improvement of junction leakage of nickel silicided junction by a Ti-capping layer” ， in IEEE Electron Device Letters，Vol. 20，pp. 572-573(1999).
[17]Jong Duk Lee，Sung Hun Jin，Byung Chang Shim，Byung-Gook Park，
“A formation of cobalt silicide on silicon field emitter arrays by electrical stress” ，in IEEE Electron Device Letters，Vol. 22，pp.
173-175(2001).
[18]Woo-Tag Kang，Jeong-Seok Kim，Kang-Yoon Lee，Yoo-Cheol Shin， Tae-Heon Kim，Yong-Jik Park，Jong-Woo Park， “The leakage current improvement in an ultrashallow junction NMOS with Co silicided source and drain” ，in IEEE Electron Device Letters，Vol. 21，pp.
9-11(2000).
13
[19]K. Matsuo，T. Saito，A. Yagishita，T. Iinuma，A. Murakoshi, K.
Nakajima，S. Omoto，K. Suguro， “Damascene metal gate MOSFETs with Co silicided source/drain and high-k gate dielectrics” ，in VLSI Technology，2000. Digest of Technical Papers. 2000 Symposium on， pp. 70-71(2000).
Fig.1(a)
RCA Clean
FOX
Poly
Implant
RTA
蒸鍍系統 Co
RTA
15
Fig.1(b)
RCA Clean
FOX
Poly
蒸鍍系統 Ge
RTA
Implant
RTA
蒸鍍系統 Co
RTA
Fig.2(a)
RCA Clean
FOX
Poly
Implant
RTA
蒸鍍系統 Ni
RTA
17
Fig.2(b)
RCA Clean
FOX
Poly
蒸鍍系統 Ge Ge
RTA
Implant
RTA
蒸鍍系統 Co
RTA
Fig.3(a)
300 Å
19
Fig.3(b)
300 Å
Fig.4(a)
P+/N substrate
0 10 20 30 40 50 60 70 80 90
500 600 700 800 900 1000
RTA Temperature(degree C)
Sheet Resistance(ohms/口) Si
Si0.6Ge0.4 Si0.3Ge0.7
21
Fig.4(b)
N+/P substrate
0 10 20 30 40 50 60 70 80 90
500 600 700 800 900 1000
RTA Tempertaure(degree C)
Sheet Resistance(ohms/口) Si
Si0.6Ge0.4 Si0.3Ge0.7
Fig.4(c)
P+ Poly
0 20 40 60 80 100 120 140
500 600 700 800 900 1000
RTA Temperature(degree C)
Sheet Resistance(ohms/口) Si
Si0.6Ge0.4 Si0.3Ge0.7
23
Fig.4(d)
N+ Poly
0 20 40 60 80 100 120 140
500 600 700 800 900 1000
RTA Temperature(degree C)
Sheet Resistance(ohms/口) Si
Si0.6Ge0.4 Si0.3Ge0.7
Fig.5(a)
P+/N Substrate
0 10 20 30 40 50 60 70 80 90
300 400 500 600 700
RTA temperature(degree C)
Sheet resistance(Ohm/z) SiSi0.6Ge0.4
Si0.3Ge0.7
25
Fig.5(b)
N+/P substrate
0 10 20 30 40 50 60 70 80 90
300 400 500 600 700
RTA temperature(degree C)
Sheet resistance(Ohms/z) Si
Si0.6Ge0.4 Si0.3Ge0.7
Fig.5(c)
P+ poly
0 20 40 60 80 100 120 140
300 400 500 600 700
RTA temperature(degree C)
sheet resistance(Ohms/z) SiSi0.3Ge0.7
Si0.6Ge0.4
27
Fig.5(d)
N+ poly
0 20 40 60 80 100 120 140
300 400 500 600 700
RTA temperature(degree C)
Sheet resistance(ohms/z) SiSi0.3Ge0.7
Si0.6Ge0.4
