一種記憶細胞及具該記憶細胞的內容可定址記憶體

【11】證書號數：I579860

【45】公告日： 中華民國 106 (2017) 年 04 月 21 日

【51】Int. Cl.： G11C7/22 (2006.01) G11C8/12 (2006.01)

發明　　　　　全 6 頁　 【54】名　　稱：一種記憶細胞及具該記憶細胞的內容可定址記憶體

A MEMORY CELL AND A CONTENT ADDRESSABLE MEMORY WITH THE MEMORY CELL

【21】申請案號：104109245 【22】申請日： 中華民國 104 (2015) 年 03 月 23 日 【11】公開編號：201635283 【43】公開日期： 中華民國 105 (2016) 年 10 月 01 日 【72】發 明 人： 邱瀝毅 (TW) CHIOU, LIH YIH；簡才淦 (TW) CHIEN, TSAI KAN

【71】申 請 人： 國立成功大學 NATIONAL CHENG KUNG UNIVERSITY 臺南市東區大學路 1 號 【74】代 理 人： 洪蘭心 【56】參考文獻： US 8462532B1 US 8582338B1 US 8837188B1 US 8553441B1 US 8625320B1 US 2012/0327696A1 審查人員：蕭明椿 【57】申請專利範圍 1.　一種內容可定址記憶體的記憶細胞，該內容可定址記憶體具有一寫入模式及一搜尋模 式，並由多個該記憶細胞組成一記憶體陣列，且該記憶細胞係導接至一字線、一位元 線、一來源線及兩個比對線，當該內容可定址記憶體係呈該寫入模式且接收該字線傳輸 的一開啟訊號時，接收該位元線或該來源線傳輸的一寫入資料；當該內容可定址記憶體 係呈該搜尋模式時且接收該字線傳輸的一開啟訊號時，接收前述比對線傳輸的比對資 料、接收該位元線傳輸的一檢測電壓，並由一吻合線傳輸一基準訊號至一比對器，並以 該比對器接收到該基準訊號做為該搜尋比對資料是否儲存在記憶體中的判斷依據，其中 該記憶細胞包括：一組儲存開關單元，係受該字線開啟訊號驅動導通；一組記憶單元， 係於寫入模式且該儲存開關單元被驅動導通時，接收該位元線或該來源線傳輸的資料做 寫入並儲存；一組比對開關單元，係於搜尋模式時受來自於前述的比對線傳輸的該比對 資料驅動導通；及一放電開關單元，係於搜尋模式且該等比對線傳輸的該比對資料與已 被該組記憶單元所儲存的該寫入資料不相同時，該放電開關單元受該檢測電壓驅動導 通，使該吻合線預傳輸至該比對器的該基準訊號被轉傳輸至一參考電位。 2.　如申請專利範圍第 1 項所述的記憶細胞，其中該組儲存開關單元包括一第一電晶體及一 第二電晶體，該組比對開關單元包括一第三電晶體及一第四電晶體，該放電開關單元包 括一第五電晶體，該組記憶單元包括一第一憶阻器及一第二憶阻器，該儲存開關單元、 該組比對開關單元、該放電開關單元的每一電晶體皆具有一第一源/汲極、一第二源/汲極 與一閘極，該第一及第二憶阻器分別包括一個非摻雜端及一個摻雜端，其中該第一電晶 體及該第二電晶體的各該閘極係電性耦接該字線，該第一電晶體及該第二電晶體的各該 第一源/汲極相互電性耦接，該第一電晶體的第二源/汲極係電性耦接至該第一憶阻器的該 非摻雜端，該第一憶阻器的摻雜端係電性耦接至該第二憶阻器的該非摻雜端，該第二憶

晶體的各該閘極係分別電性耦接至各該比對線，該第三電晶體的該第一源/汲極係電性耦 接該第一電晶體的該第二源/汲極與該第一憶阻器的非摻雜端之間，該第三電晶體的該第 二源/汲極係電性耦接該第四電晶體的該第二源/汲極，該第四電晶體的該第一源/汲極電 性耦接該第二電晶體的該第二源/汲極與該第二憶阻器的摻雜端之間，該第五電晶體的該 閘極電性耦接該第三電晶體的該第二源/汲極與該第四電晶體的該第二源/汲極之間，該第 五電晶體的該第一源/汲極係電性耦接該吻合線，該第五電晶體的該第二源/汲極係電性耦 接該參考電位，該位元線係電性耦接該第一電晶體及該第二電晶體的各該第一源/汲極之 間，該來源線係電性耦接該第一憶阻器的摻雜端及該第二憶阻器的非摻雜端。 3.　如申請專利範圍第 2 項所述的記憶細胞，其中該第一及第二憶阻器具有可轉態的一高阻 態及一低阻態，當該第一及第二憶阻器的該非摻雜端接收該寫入資料時，該第一及第二 憶阻器轉態呈低阻態，當該第一及第二憶阻器的該摻雜端接收該寫入資料時，該憶阻器 轉態呈高阻態。 4.　如申請專利範圍第 3 項所述的記憶細胞，其中該第三電晶體受該比對資料驅動導通且該 第一憶阻器呈高阻態時，該第五電晶體的該閘極受該檢測電壓驅動並導通該第五電晶體 的該第一源/汲極與該第二源/汲極，使該基準訊號被導接至該參考電位。 5.　一種內容可定址記憶體，具有寫入模式及搜尋模式，該內容可定址記憶體包括：一第一 電流方向選擇器；一第二電流方向選擇器，與該第一電流方向選擇器相互導接的有多個 位元線及多個來源線，該等位元線的電流傳輸方向係從該第一電流方向選擇器流向該第 二電流方向選擇器，該等來源線的電流傳輸方向係從該第二電流方向選擇器流向該第一 電流方向選擇器，並由一選定的位元線或一選定的來源線傳輸一寫入資料，以及由該選 定的位元線傳輸一檢測電壓；一位置解碼器，該位置解碼器具有多個字線，當該內容可 定址記憶體呈寫入模式時該位置解碼器接收一個別開啟指令，依據該個別開啟指令選擇 其中之一對應的該字線並傳輸一開啟訊號，當該內容可定址記憶體呈搜尋模式時該位置 解碼器接收一全部開啟指令，依據該全部開啟指令選擇全部的該字線並傳輸該開啟訊 號；一比對器，係接收多個吻合線傳輸的一基準訊號，當該比對器接收到該基準訊號時 判斷該搜尋比對資料是否在記憶體內；及一記憶體陣列，係由多個記憶細胞組成，該記 憶細胞係分別導接至該字線、該位元線、該來源線及兩個比對線，該記憶細胞分別包 括：一組儲存開關單元，係受該字線開啟訊號驅動導通；一組記憶單元，係於寫入模式 且該儲存開關單元被驅動導通時，接收該位元線或該來源線傳輸的該寫入資料並儲存； 一組比對開關單元，係於搜尋模式時受來自於前述的比對線傳輸的該比對資料驅動導 通；及一放電開關單元，係於搜尋模式當該等比對線傳輸的該比對資料與已被該組記憶 單元所儲存的該寫入資料不相同時，該放電開關單元受該檢測電壓驅動導通，使該吻合 線預傳輸至該比對器的該基準訊號被轉傳輸至一參考電位。 6.　如申請專利範圍第 5 項所述的內容可定址記憶體，更包括多個吻合線感測放大器，係分 別接收各該吻合線輸出的該基準訊號，並突顯該基準訊號的高準位及低準位。 7.　如申請專利範圍第 6 項所述的內容可定址記憶體，其中各該等吻合線感測放大器分別包 括一第一吻合線感測電晶體、一第二吻合線感測電晶體、一第一反向器及一第二反向 器，前述的吻合線感測放大器的每一電晶體皆具有一第一源/汲極、一第二源/汲極與一閘 極，該第一反向器及該第二反向器分別具有一輸入端及一輸出端，且該第一反向器更包

以及該第二反向器的該輸入端，該控制端係接收一致使訊號，該第二反向器的該輸出端 係電性耦接該第二吻合線感測電晶體的該閘極以及電性耦接至該比對器。 8.　如申請專利範圍第 5 項所述的內容可定址記憶體，更包括一時序控制器，係接收一時脈 訊號，並據以產生一組控制訊號，該第一電流方向選擇器及該第二電流方向選擇器係依 據該組控制訊號控制該等位元線及該等來源線的導通時間。 9.　如申請專利範圍第 8 項所述的內容可定址記憶體，其中該等位元線被導通的時間與該等 來源線傳輸被導通的時間不同。 10. 如申請專利範圍第 8 項所述的內容可定址記憶體，更包括一個脈寬調變產生器，係供調 變該時脈訊號脈波寬度，並將調變後的該時脈訊號傳輸至該時序控制器。 11. 如申請專利範圍第 5 項所述的內容可定址記憶體，其中該組儲存開關單元包括一第一電 晶體及一第二電晶體，該組比對開關單元包括一第三電晶體及一第四電晶體，該放電開 關單元包括一第五電晶體，該組記憶單元包括一第一憶阻器及一第二憶阻器，該儲存開 關單元、該比對開關單元、該放電開關單元的每一電晶體皆具有一第一源/汲極、一第二 源/汲極與一閘極，該第一及第二憶阻器分別包括一個非摻雜端及一個摻雜端，其中該第 一電晶體及該第二電晶體的各該閘極係電性耦接該字線，該第一電晶體及該第二電晶體 的各該第一源/汲極相互電性耦接，該第一電晶體的第二源/汲極係電性耦接至該第一憶阻 器的該非摻雜端，該第一憶阻器的摻雜端係電性耦接至該第二憶阻器的該非摻雜端，該 第二憶阻器的該摻雜端係電性耦接至該第二電晶體的該第二源/汲極，該第三電晶體及該 第四電晶體的各該閘極係分別電性耦接至各該比對線，該第三電晶體的該第一源/汲極係 電性耦接該第一電晶體的該第二源/汲極與該第一憶阻器的非摻雜端之間，該第三電晶體 的該第二源/汲極係電性耦接該第四電晶體的該第二源/汲極，該第四電晶體的該第一源/ 汲極電性耦接該第二電晶體的該第二源/汲極與該第二憶阻器的摻雜端之間，該第五電晶 體的該閘極電性耦接該第三電晶體的該第二源/汲極與該第四電晶體的該第二源/汲極之 間，該第五電晶體的該第一源/汲極係電性耦接該吻合線，該第五電晶體的該第二源/汲極 係電性耦接該參考電位，該位元線係電性耦接該第一電晶體及該第二電晶體的各該第一 源/汲極之間，該來源線係電性耦接該第一憶阻器的摻雜端及該第二憶阻器的非摻雜端。 12. 如申請專利範圍第 11 項所述的內容可定址記憶體，其中該第一及第二憶阻器具有可轉態 的一高阻態及一低阻態，當該第一及第二憶阻器的該非摻雜端接收該寫入資料時，該憶 阻器轉態呈低阻態，當該第一及第二憶阻器的該摻雜端接收該寫入資料時，該第一及第 二憶阻器轉態呈高阻態。 13. 如申請專利範圍第 12 項所述的內容可定址記憶體，其中該第三電晶體受該比對資料驅動 導通且該第一憶阻器呈高阻態時，該第五電晶體的該閘極受該檢測電壓驅動並導通該第 五電晶體的該第一源/汲極與該第二源/汲極，使該基準訊號被導接至該參考電位。 圖式簡單說明 圖 1 是根據本案一實施例之內容可定址記憶體的示意圖；圖 2 是圖 1 之內容可定址記憶 體的記憶細胞的電路圖；圖 3 是圖 1 之內容可定址記憶體的電流方向選擇器的電路圖；圖 4 是圖 3 之電流方向選擇器的訊號導接示意圖；圖 5 是圖 1 之內容可定址記憶體的吻合線感測 放大器的電路圖。