• 沒有找到結果。

電機與電子群資電類專業科目(二) 數位邏輯、數位邏輯實習

N/A
N/A
Protected

Academic year: 2022

Share "電機與電子群資電類專業科目(二) 數位邏輯、數位邏輯實習 "

Copied!
8
0
0

加載中.... (立即查看全文)

全文

(1)

四技二專

統一入學測驗

電機與電子群資電類專業科目(二) 數位邏輯、數位邏輯實習

(本試題答案係統一入學測驗中心 107 年 5 月 17 日公布之參考答案)

試題分析

一、命題焦點:

考題靈活,難易度適中,考生須對各種邏輯元件的符號、功能特性、電路工作原理及布林運算工具 等基本觀念透徹了解方能拿取高分。各章節試題分配平均,惟邏輯實驗儀器的兩個題目均與示波器相關,

此命題方向較為特殊。

在各單元的試題分配方面:

●數字系統:基本的進制轉換、數字碼。

●基本邏輯閘:各種邏輯閘的真值表、組合分析及負載驅動。

●布林代數:第摩根定理、卡諾圖的化簡、邏輯閘的互換。

●組合邏輯:矩陣編碼器及多工器實現布林代數,74 系列 IC 的編號,七段顯示器的辨別。

●正反器:RS 栓鎖器、D 型、T 型、JK 正反器,預置(PR)、清除(CLR)及時脈觸發類型之判斷。

●循序邏輯:非同步計數器時序分析、強生計數器的狀態分析。

●儀器使用:示波器耦合方式的選擇及校準。

二、配分比例表:

數位邏輯 題數 數位邏輯實習 題數

概論 0 工場安全及衛生 0

數字系統 1 邏輯實驗儀器之使用 2

基本邏輯閘 2 基本邏輯閘實驗 2

布林代數及第摩根定理 2 組合邏輯實驗 1

布林函數化簡 2 加法器及減法器實驗 0

組合邏輯電路之設計及應用 2 組合邏輯電路應用實驗 3

正反器 3 正反器實驗 2

循序邏輯電路之設計及應用 1 循序邏輯電路應用實驗 2

合 計 13 12

107 年

3585-XH

(2)

第一部分:數位邏輯

_____ 1. 如圖(一)所示之邏輯電路,若 A=0 且 B=1,則下 列何者正確?

(A)WXYZ=0001 (B)WXYZ=0011 (C)WXYZ=0101

(D)WXYZ=0111。 基本邏輯閘

_____ 2. 二進制數值 1001.01 等於下列哪一個十進制數值?

(A)9.25 (B)9.75 (C)13.25 (D)13.75。 數字系統 _____ 3. 如圖(二)所示之邏輯電路,若 A=1、B=0,當輸

出達到穩態時,下列何者正確?

(A)C=0、D=0 (B)C=0、D=1 (C)C=1、D=0

(D)C=1、D=1。 正反器

_____ 4. 下列哪一種邏輯閘只有在輸入全為“0”時輸出才會是“1”?

(A)XOR 閘 (B)XNOR 閘 (C)OR 閘 (D)NOR 閘。 基本邏輯閘 _____ 5. 關於邏輯電路中所使用的多工器,下列敘述何者正確?

(A)2n條輸入線,至少要有n 條選擇線 (B)1 對 4 表示有 4 個輸入 1 個輸出 (C)又稱資料分配器 (D)英文縮寫為 MUS。 組合邏輯電路之設計及應用 _____ 6. 如圖(三)所示之邏輯電路,等效於下列哪一個電路?

(A)正緣觸發 D 型正反器 (B)負緣觸發 T 型正反器 (C)正緣觸發 T 型正反器

(D)負緣觸發 D 型正反器。 正反器

_____ 7. 有關負緣觸發之 JK 正反器,下列描述何者正確?

(A)當 J=K=0 且時序脈波下降時,使輸出變為原來的補數 (B)當 J=K=0 且時序脈波上升時,使輸出變為原來的補數 (C)當 J=K=1 且時序脈波下降時,使輸出變為原來的補數

(D)當 J=K=1 且時序脈波上升時,使輸出變為原來的補數。 正反器 _____ 8. 如圖(四)所示之邏輯電路,其相當於下列哪一個邏輯閘之功能?

(A)一個 NAND 閘 (B)一個 NOR 閘 (C)一個 XOR 閘

(D)一個 XNOR 閘。 布林代數及第摩根定理

_____ 9. 下列何者為二進制數值 10101010 的格雷碼(Gray Code)?

(A)10101010 (B)01010101 (C)01111111 (D)11111111。 數字系統

1.(D) 2.(A) 3.(B) 4.(D) 5.(A) 6.(D) 7.(C) 8.(D) 9.(D)

(3)

_____ 10. 布林代數 Y=f(A,B,C)其真值表如圖(五),下列何者是圖 (五)和之積(Product of Sum)的最簡式?

(A) (B C)(A B)(A B C)    (B) (B C)(A C)(A B C)    (C) (AB) (BC) (ABC) 

(D) (AC) (BC) (ABC)  。 布林函數化簡

_____ 11. 下列布林代數表示式之真值表,何者與另外三者不同? (A) AB AB

(B)A AB (C) A AB (D) (A B)(A B)  。 布林代數及第摩根定理 _____ 12. 圖(六)為一個 4 對 4 線的二極體矩陣編碼器,其輸出

分別為A、B、C、D,且 D0, D1, D2, D3導通時為邏輯 1,其等效之布林代數下列何者正確?

(A)A=D0+D1+D2+D3

(B)B=D2D3

(C)C=D2

(D)D=D1D3。 組合邏輯電路之設計及應用 _____ 13. 圖(七)是兩個正緣觸發之 JK 正反器所結合之循序邏輯

電路,若AB 狀態的初始值為 00,則下列何者為此電 路之正確序向狀態圖?

(A) (B) (C)

(D) 。 循序邏輯電路之設計及應用

第二部分:數位邏輯實習

_____ 1. 以示波器量測邏輯電路實驗波形時,示波器輸入耦合方式應切換為下列何者?

(A)AC (B)DC (C)LINE (D)EXT。 邏輯實驗儀器之使用 _____ 2. 一個四輸入的 NOR 閘與下列哪一個電路的邏輯等效?

(A) (B)

(C) (D) 。 組合邏輯實驗

10.(A) 11.(C) 12.(A) 13.(A) 1.(B) 2.(C)

(4)

_____ 3. 數位邏輯實驗時,若以一般紅色 LED 顯示 TTL IC 74LS 04 輸出邏輯狀態,則此 IC 輸出端 out 與 LED 電路的接法,下列圖示何者最佳? 基本邏輯閘實驗

(A) (B) (C) (D) 。

_____ 4. 圖(八)為一個 D 型正反器,下列敘述何者錯誤?

(A)腳位 D 為正準位觸發 (B)腳位PR及CLR 為負緣觸發 (C)腳位 CK 為正緣觸發

(D)腳位PR及CLR 在正常操作時不可同時為 0。 正反器實驗

_____ 5. 電路實驗時,TTL IC 74LS 86 若要正常工作,此 IC 腳位編號第幾腳必須要接地?

(A)8 (B)6 (C)7 (D)14。 基本邏輯閘實驗 _____ 6. 如 圖 (九 )所 示 邏 輯 電 路 , 若 時 脈 信 號

clock 為 36kHz 方波且初始條件 A=1、

B=0、C=1,則 A 輸出端頻率為多少?

(A)18 kHz (B)12 kHz (C)9 kHz

(D)6 kHz。 循序邏輯電路應用實驗

_____ 7. 設計一個 1 對 58 的解多工器(Demultiplexer),則該解多工器至少需要幾條選擇 線?

(A)4 (B)5 (C)6 (D)7。 組合邏輯電路應用實驗 _____ 8. 如圖(十)所示 T 型正反器,在沒有傳輸延遲的情況下,輸入 clock 及輸出 output

之波形關係,下列何者正確?

(A) (B)

(C) (D) 。 正反器實驗

3.(A) 4.(A)(B) 5.(C) 6.(A) 7.(C) 8.(C)

(5)

_____ 9. 一般 LED 七段顯示器以英文字母 a、b、c、d、e、f、g 表示其七 段顯示的位置,則圖(十一)在“*”記號段位所代表的英文字母為下 列哪一組?

(A) a, d, g (B) a, c, e (C) b, d, f

(D) b, e, g。 組合邏輯電路應用實驗

_____ 10. 示波器面板上所提供之校準方波,一般不是用於下列何種功能?

(A)校正示波器水平掃描時間檔位 (B)校正示波器電壓檔位

(C)校正示波器有效頻寬

(D)檢查測試棒的衰減檔位。 邏輯實驗儀器之使用

_____ 11. 實現如圖(十二)的電路時,在時脈信號 clock 輸入後,七段 顯示器只出現1、3、5、7、9 等數字,其可能的原因為何?

(A)7490 的 QA腳與7447 的 A 腳沒連接 (B)7447 的 B 腳與 GND 短路

(C)七段顯示器燒燬

(D)7490 設計成除以 3 的電路。

循序邏輯電路應用實驗 _____ 12. 使用 4 對 1 線多工器來實現布林函數 Y=f(A,B,C)=ABC ABC ABC ABC   ,則

下列電路的接法何者正確?

(A) (B) (C) (D) 。

組合邏輯電路應用實驗

9.(A) 10.(C) 11.(A) 12.(B)

(6)

資電類專業科目(二)─數位邏輯

1. A 0 ,B 1 ,W A B 0 1 1 0 0       ;X A B 0 1 1 1 1       ; Y A B=A B 0 1 1 1 1        ; Z A B A B 0 1 1 0 1         ,

∴WXYZ 0111 。

2. 1001.01(2)          1 23 0 22 0 21 1 20 0 21 1 22   8 1 0.25 9.25 (10)。 3.

(1) ∵下方 NAND 閘的 B 輸入為 0,∴D 輸出必為 1。

(2) 上方 NAND 閘的兩輸入A 1 ,D 1 ,∴輸出C 0 。 (3) C 0 回授至下方NAND 閘,兩輸入B 0 ,C 0 ,

∴輸出D 1 ,並且持續穩定(C 0 ,D 1 )。

(4) 考慮另一狀況,若

C 1 ,B 0  D 1;D 1 ,A 1  C 0; C 0 ,B 0  D 1;D 1 ,A 1  C 0; (5)經由(1)到(4)的分析,穩態時的狀態是C 0 ,D 1 。 4. 以兩輸入端之邏輯閘為例:

∴只有NOR 閘在輸入全為“0”時,輸出才會是“1”。

5. (1) 多工器:multiplexer,簡稱 MUX。

(2) 功能為可由多個輸入端中選取其中一個,並將其資料由唯一的輸出端傳送出去,故 又稱為資料選擇器。

(3) 若有 n 條選擇線,則輸入端最多可允許 2n條輸入線,例如4 對 1 多工器須要 2 條,

8 對 1 多工器須要 3 條選擇線。

6. (1) 電路圖中右半邊為正緣觸發型 JK 正反器,其中 clock 經反閘後接至 JK 正反器,因 此觸發類型變更為負緣觸發型。

(2) 電路圖中,J 與 K 反相,由真值表可得:

(3) 由(1)、(2),試題電路可等效成負緣觸發 D 型正反器。

休息一下!看我一眼,茅塞頓開

解 析

(7)

7. 負緣觸發之 JK 正反器,真值表如表所示:

∴ 欲使輸出變為原來的補數,則J K 1  ,且時序脈波須 為下降。

8. P A B A+B A+B    ;Q A B A+B A+B    ,

∴F P Q (A B)(A B) AA AB AB BB         AB AB A B

    ,可等效為 XNOR 閘。

9.

∴10101010(2)11111111(GRAY)。 10. 由真值表列出卡諾圖:

∴Y (A B C) (B C) (A B)       。 11. (A) AB AB A(B B) A 1 A      。

(B) A AB A(1 B) A 1 A      。

(C) A AB (A A) (A B) 1 (A+B) A B         。

(D) (A B)(A B) AA AB AB BB A AB AB 0          A AB AB A(1 B B) A

       。 12. 電路圖中,若僅考慮只有 A 輸出之情形,如圖所示。

(1) 若 D0~D3均OFF,則無法構成迴路,∴A 0 。

(2) 若 D0~D3中只要有一個ON,則可透過對應的二極體構成 迴路,A 點電位VCC,∴A 1 ,故輸出A 之布林式可表 達為A D 0D1D2D3

(3) 同理B D 2 D3,C D 0D1D3,D D 1D2

13. 電路中,2 個 JK 正反器均為正緣觸發型,且J K 1  ,∴當有clock 訊號時,輸出均 產生反相動作,時序圖如圖所示。

資電類專業科目(二)─數位邏輯實習

1. 以示波器觀測邏輯電路之波形時,應將示波器之耦合方式切至“DC”模式,如此信號的 高低準位方可一致,不會產生波形上下移動的情形,量測到的信號準位才是正確的。

(8)

2. (A) F A B C D A B C D A B C D            。 (B) F A B C D A B C D (A B) (C D)            。

(C) F A B C D A B C D A B C D             四輸入 NOR 閘。

(D)F A B C D A B C D A B C D            四輸入OR 閘。

3. (A) 高態動作接法,限流電阻 270適中,LED 可正常亮滅以顯示邏輯閘輸出之 1 或 0 信號。

(B) 低態動作接法,但限流電阻 220k過大,無論邏輯閘輸出0 或 1,LED 均不亮。

(C)、(D) LED 未經過限流電阻串聯連接,有可能會燒燬。

4. 一般正反器均有 PR(預置)及 CLR(清除)功能,PR(預置):使正反器之輸出 Q 為 1;CLR(清除):使正反器之輸出 Q 為 0,這兩個 PR 及 CLR 輸入端皆為準位觸發方 式,試題正反器之PR 及 CLR 均加上一個小圓圈表示為低準位觸發(非負緣觸發),即 PR 0  Q 1,CLR 0  Q 0。另,正反器之腳位 D 為外接信號輸入端,配合時 脈信號可決定輸出之值,但通常不會以觸發腳位稱之。

由以上分析,選項(A)及(B)均為錯誤。

5. TTL 74LS86 內含四個兩輸入端的 XOR 邏輯閘,其中第 14 腳為 VCC,須接至5V,第 7 腳為GND,須接至接地端(0V)。

6. 如圖電路為強生計數器,其輸出狀態表如表所示:

 由表可知,每經過 2 個 clock,輸出即重複輸出,

故fA fB fC fclock 36k 18 kHz 2 2

     。

7. ∵2558 2 6,32 58 64  ,

∴1 對 58 的解多工器至少需要 6 條選擇線。

8. ∵正反器中的 CK 有小圓圈標示,∴觸發類型為負緣觸發,輸出 波形轉態之時間點應為clock 信號由 1 轉為 0 之瞬間。

9. 七段顯示器各段 LED 之定義如圖:

∴試題圖中有“*”記號所代表之英文字母為 a,d,g。

10. 示波器之有效頻寬值在出廠時即已固定,無法利 用校準方波之調整加以變更。

11. 依電路圖中的 IC 使用情形及接線方式:

(1) 7490 之Q 連接至A I B,∴是被設計成除 10 電路,n Q Q Q Q 可由 0000 上數計數D C B A 至1001,並可循環。

(2) ∵七段顯示器仍可顯示 1,3,5,7,9,∴並無燒燬。

(3) 若 7447 之 B 與 GND 短路,則七段顯示器無法正常顯示 2,3,6,7,僅會依序顯 示0,1,0,1,4,5,4,5,8,9。

(4) 若 7490 之Q 與 7447 之 A 沒連接,則 7447 之 A 可視為“1”,∴0,2,4,6,8 無A 法正常顯示,僅會顯示1,3,5,7,9。

12. Y f (A, B, C) ABC ABC ABC ABC      (0,1, 4, 5), 將上式填入表格:

以4 對 1 多工器實現布林函數 Y 之接線圖。

參考文獻

相關文件

基礎電子實習、電子學實習、程式設計(C++)、微處理

一、訓練目標:學習照相手機及專業數位相機之拍攝技巧與電腦影像編輯軟

邏輯閘層次的最小化(gate-level minimization)可歸類為求取 描述數位電路之布林函數的最佳化閘-層次執行電路的設計工作。此項

邏輯閘層次的最小化(gate-level minimization)可歸類為求取描述數位電

布林函數標準形式的表示是一個二階電路。不過,有時數位系統的設 計在閘的結構可能需要三階或更多階。通常設計多階電路的步驟是將布林 函數以 AND,OR 及補數來表示,所以函數可以用 AND 和

(四)具慮波電路之全波整流器..

9-1 D 型正反器激勵表 ( Excitation table

心得:讓我了解到開迴路比較器做出電位偵判器