元件基本量測與結果分析

2.1 實驗方法及步驟

在研究元件可靠性的過程中，實驗室量測環境如圖 2-1 所示，所測量的晶片為聯華電子所提供的 28 吋 double gate FinFET，經由鑽石刀切割成四分之一片。

並經由半導體參數分析儀量測如圖 2-2 所示，本節講述說實驗室儀器的使用，並如何處理量測所獲得之數據。

2.1.1 實驗儀器之簡介

本實驗中所使用到的儀器將如下一一介紹，首先八吋探針座(DC Probe Station)如圖 2-3 所示，此裝置連接著幫浦，當晶片置於探針座載台上，利用幫浦將晶片牢牢吸住，以防在下針量測過程中，晶片移動造成量測上的誤差，再利用粗調以及微調方式，找到量測的位置並將四枚探針下在四個腳位，而探針各代表電晶體的四個電極：閘極(Gate)、源極(Source)、基極(Base)、汲極(Drain)，再利用機台開關轉換裝置 E5250A(Low-Leakage Switch Mainframe)如圖 2-4 選取所要量測之儀器。

本論文主要是用半導體參數分析儀 HP4156B(Semiconductor Parameter Analyzer)量測電晶體之基本電性 IG-VD、ID-VD、IG-VG(Leakage)，探討 I-V 曲線數據並了解所造成現象之原因。

2.1.2 量測數據之處理

本實驗室機台利用安捷倫公司 (Agilent) 所提供的軟體 ICS(Interactive Characterization Software)如圖 2-5 所示，當半導體參數分析儀利用 E5250A 連接到電腦之後，利用電腦操作給予是當條件，所產生之量測實驗數據便匯進電腦，

並將數據使用軟體(Origin.6 或 Origin.8)如圖 2-6 所示，整理成 I-V 圖形之關係圖。

2.2 FinFET 元件先進製程

FinFET 技術的導入可說是電子產業的一大突破，不同於一般平面電晶體，

FinFET 如圖 2-7 所示，為 3D 電晶體且具有新型的多重閘極通道，超越了平面電晶體 20nm 所擁有的基本效能與功率消耗特性，遠遠勝過傳統 CMOS 元件，

FinFET 元件閘極環繞通道，可提供較低的臨界電壓，減少漏電流，具有更佳的電子特性。

本實驗所使用之 Wafer 是由聯華電子所提供之 FinFET，不同於上述元件，

主要結構是 Double-Gate 型而非 Tri-Gate 型，採用 High-K/Metal Gate 製程。隨著半導體產業的不斷發展，元件尺寸不斷微縮來提供元件效能，但元件微縮並不是沒有極限，當微縮到奈米等級時，也影響了材料特性。為了提升被動元件的效能，

減少被動元件的數量，漸漸被埋入式被動元件(Embedded Passives)所取代，故高介電(High-K)薄膜便在半導體產業中扮演重要的角色。不同於傳統的二氧化矽，

高介電薄膜具有更高的介電系數，在氧化層厚度相同的情況下，具較大的物理厚度，可提供足夠驅動電流並改善閘極漏電流。

吾人在本篇論文實驗主要探討 P-Channel FinFET， L 為通道長度，W 為鰭的寬度，H 則是鰭的高度。

2.3 元件基本電性設計

基本電性量測已在 2.1 節介紹完畢，基本電性主要分為 ID-VG、ID-VD、IG-VG

三種特型曲線，實驗設計主要以不同通道長度、寬度、偏壓去對 FinFET 元件做比較，再以一般傳統 CMOS 理論深入探討，進而觀察其中不同處。其基本特性量測流程圖如表 2-2 所示。

2.3.1 I _D -V _G 特性曲線

ID-VG量測是用 Agilent HP-4156B 半導體參數分析儀(Precision Semiconductor Parameter Analyzer)來進行量測。以 p 型為例，其量測設定首先將元件的基極端 (Body)跟源極端(Source)同時接地(VB=VS=0)及設定為 Common，閘極端(Gate)設定為 Sweep(從 0.5V 到-1.5V)給定一範圍電壓，汲極端(Drain)給定常數值-0.5V 跟 -1V，即代表分別求出線性區(VD=-0.5V)及飽和區(VD=-1V)，X 軸以閘極電壓為變數萃取出相對應 Y 軸之電流值，取對數後所構成之圖形，而透過 I_D-V_G之間的關係，進一步可求出臨界電壓 (Threshold Voltage ， Vth) 與轉移電導 (Transconductance，Gm)。

轉移電導 Gm 乃是 FET 作為放大器重要的參數，其代表輸出電流(IDS)變化與輸入電壓控制(V_GS)的比值，當 Gm 值越大，即代表微小電壓變化就能導致很大的輸出電流變化，其公式為：

Gm = 𝜕𝜕𝐼𝐼𝐷𝐷𝐷𝐷

𝜕𝜕𝑉𝑉_{𝐺𝐺𝐷𝐷} (1)

2.3.2 I _D -V _D 特性曲線

I_D-V_D 量測亦是用 Agilent HP-4156B 半導體參數分析儀 (Precision Semiconductor Parameter Analyzer) 來進行量測，以 p 型為例，其量測設定首先將元件的基極端(Body)跟源極端(Source)同時接地(V_B=V_S=0)及設定為 Common，閘極端(Gate)設定為常數(VG=Vth-1)，汲極端(Drain)設定為 Sweep(從 0V 到-1V)給定一範圍電壓，X 軸以汲極電壓(V_D)為變數萃取出相對應 Y 軸之汲極電流值(I_D)所構成之圖形。

本節中，產生汲極的電流主要有三種工作模式：

(一) VGS≤V^th，閘極源極之間無通道產生，且汲極電壓高於源極，此時閘極汲極間更無通道，故汲-源間不導電，稱為截止區(Cut-Off Region)。

(二) VGS≥V^th，是當閘極電壓超過臨界電壓(VGS>Vth)，會產生電子反轉層，當外加汲極電壓後，反轉層內汲極端與源極端之間電荷流動，閘極間產生通道，形成汲極電流(ID)，可分為兩種情形。

(1) V_GD≥Vth，閘極汲極間產生通道，稱為歐姆區(Ohmic Region；Triode Region)，電流方程式遵守

𝐼𝐼𝐷𝐷𝐷𝐷 = K × [2(𝑉𝑉𝐺𝐺𝐷𝐷 − 𝑉𝑉𝑡𝑡) × 𝑉𝑉_{𝐷𝐷𝐷𝐷}− 𝑉𝑉_{𝐷𝐷𝐷𝐷}² ] ( 2 )

其中K =¹₂× 𝜇𝜇𝑛𝑛× 𝐶𝐶𝑂𝑂𝑂𝑂× �^𝑊𝑊_𝐿𝐿�

𝑁𝑁= ¹₂𝑘𝑘 ́ ×^𝑊𝑊_𝐿𝐿

𝜇𝜇_𝑛𝑛：電子遷移率；𝐶𝐶_{𝑂𝑂𝑂𝑂}：單位面積電容；W：通道寬；L：通道長

(2) V_GD≤Vth，閘極汲極間無通道產生，稱為飽和區、夾止區(Saturation Region；Pinch-Off Region)，電流方程式遵守

𝐼𝐼_{𝐷𝐷𝐷𝐷} = 𝐾𝐾 × (𝑉𝑉_{𝐺𝐺𝐷𝐷} − 𝑉𝑉_𝑡𝑡)² (3)

其中𝑉𝑉_{𝐺𝐺𝐷𝐷} − 𝑉𝑉_𝑡𝑡 又稱為𝑉𝑉_{𝑂𝑂𝑂𝑂} (Overdrive Voltage)

2.3.3 I _G -V _G 特性曲線

IG-VG 量測亦是用 Agilent HP-4156B 半導體參數分析儀 (Precision Semiconductor Parameter Analyzer) 來進行量測，以 p 型為例，其量測設定首先將元件的基極端(Body)、源極端(Source)、汲極端(Drain)同時接地(VB=VS=VD=0)並設定為 Common，閘極端(Gate)設定為 Sweep(從 1.5V 到-1.5V)給定一範圍電壓，

使元件通道進入由累積狀態進入反轉狀態，X 軸以閘極電壓為變數萃取出相對應 Y 軸之閘極電流值，取對數後所構成之圖形，進而得到 I_G-V_G之間的關係。

IG-VG又稱漏電流(Gate Leakage Current)，漏電流即表正常操作時，流經接地導體的電流，但對於沒接地的產品此漏電流則代表當人體碰觸此產品時，所流經人體之接觸電流 (Touch Current)，故漏電流成為元件微縮最佳化重要難題。

2.4 I-V 特性量測結果與分析

2.4.1 臨界電壓(V _th )

臨界電壓(Threshold Voltage，Vth)是 IC 製造一個重要的參數，而對於元件的微縮，低功率、低電壓的設計更顯為重要。臨界電壓的原理相當複雜，除了與氧化層的特性有關外，金屬層的特性也有關係，目前在萃取臨界電壓方面有相當多種方法，而本篇論文所採用的方法為定電流方式，即固定一個電流值相對的電壓即為臨界電壓。而定電流方法須考慮到元件尺寸效應問題，我們將量測到之電流值除以元件的寬度與長度，進而達到規一化，而處理過的電流又叫規一化電流，

進而消除元件尺寸效應問題，而這也是目前最廣泛看到取臨界電壓的方法之一。

2.4.2 次臨界擺幅(SS)

當電晶體作為開關時，次臨界擺幅(Subthreshold Swing，SS)是一個很重要的指標，定義為電流上升十倍所對應之閘極電壓增加值，其公式為：

SS = � ∆𝑙𝑙𝑙𝑙𝑙𝑙𝑉𝑉

_{𝐷𝐷𝐷𝐷}

∆𝑉𝑉

_{𝐺𝐺𝐷𝐷}

�

−1 (4)

其中 VGS為閘極電壓；IDS為汲極電流

本篇論文所採用的方法為利用量測出 I_D-V_G圖，萃取出電流上升 10 倍所對應之電壓差值，利用上述公式得知。由公式可知道 ID-VG圖斜率的倒數即代表次臨界斜率(SS)，且斜率越大，次臨界斜率則越小，代表只需要用較少的閘極電壓便可驅動電流，次臨界斜率越小代表電晶體切換能力與特性越好，而次臨界斜率也可探討漏電流大小。

2.4.3 飽和電流

本論文的電性量測結果，採用閘極電壓(Vth-1V)所量測出汲極飽和電流(Drain Saturation Current，I_{D sat})來作討論。由圖2-12可觀察到，隨著元件通道長度增加，

驅動電流有下降的趨勢。當其長度越長時，汲極的電壓造成通道內汲極-源極電場效應越小，使得驅動電流減少，此特性符合傳統場效電晶體飽和區電流公式(5) 所示。

I

_D(sat)

= µC

2 W

L (V

_GS

− V

_th

)

² ⁽⁵⁾

在固定(鰭)寬度下，當鰭寬度越大時，驅動電流越大。鰭寬度增加時，其通道的體積亦會增加，內部通道能提供傳輸的載子也隨之增加，使元件的驅動電流也會越高。

2.5 不同尺寸之基本電性

2.5.1 不同通道長度與(鰭)寬度實驗設計

(一) 不同通道長度元件

本實驗中，觀察 pFET 在不同長度之基本電性比較。元件尺寸，固定鰭寬度 10nm，鰭高度 30nm，長度依序為 0.05µm、0.1µm、0.2µm、1µm比較其 ID-V_G、 ID-VD、IG-VG、Vth、Gm。

(二) 不同(鰭)寬度元件

本實驗中，觀察 pFET 在不同寬度之基本電性比較。元件尺寸，固定通道長度 90nm，鰭高度 30nm，鰭寬度依序為 10nm、25nm比較其 I^D-VG、ID-VD、IG-VG、 V_th、Gm。

2.5.2 不同通道長度與(鰭)寬度結果分析

(一) 不同通道長度元件

由圖 2-8 分別為 pFET 在不同鰭長度、寬度下臨界電壓圖。由觀察可得知，

在固定的鰭寬度下，通道長度越小，臨界電壓越小(正)、次臨界斜率越大、轉導越大，代表有較佳的閘極控制力，如圖 2-9 及 2-10 及 2-11 所示。隨著通道長度

越長，而有較大的漏電流，如圖 2-13 所示。

(二) 不同(鰭)寬度元件

由圖 2-8 分別為 pFET 在不同鰭寬度下臨界電壓圖。由觀察可得知，在固定的閘極長度下，施加相同汲極電壓，鰭寬度越寬的鰭式場效電晶體元件臨界電壓越大(負)、次臨界斜率越大、轉導越大，如圖 2-14 及 2-15 所示。

鰭狀矽通道載子的分佈方面，通道載子受到邊角效應(Corner of Fin)的影響，

在角落的地方有較高的電場，會使載子傾向於聚集在角落的地方，而不是以均勻分佈的方式分佈在鰭通道的內部。當鰭寬度持續減小時，基體內之電場增加及量子效應的影響下，通道在寬度方向所導致的量子效應會越來越明顯，分佈在角落的載子向中間靠近，固有較小的驅動電流，如圖 2-16 所示。[7]

在文檔中不同尺寸之P型先進鰭式場效電晶體可靠度之研究 (頁 19-27)

2.1 實驗方法及步驟

2.1.1 實驗儀器之簡介

2.1.2 量測數據之處理

2.2 FinFET 元件先進製程

2.3 元件基本電性設計

2.3.1 I D -V G 特性曲線

2.3.2 I D -V D 特性曲線

2.3.3 I G -V G 特性曲線

2.4 I-V 特性量測結果與分析

2.4.1 臨界電壓(V th )

2.4.2 次臨界擺幅(SS)

SS = � ∆𝑙𝑙𝑙𝑙𝑙𝑙𝑉𝑉

∆𝑉𝑉

�

2.4.3 飽和電流

I

= µC

2 W

L (V

− V

)

2.5 不同尺寸之基本電性

2.5.1 不同通道長度與(鰭)寬度實驗設計

(一) 不同通道長度元件

(二) 不同(鰭)寬度元件

2.5.2 不同通道長度與(鰭)寬度結果分析

(一) 不同通道長度元件

(二) 不同(鰭)寬度元件

2.3.1 I _D -V _G 特性曲線

2.3.2 I _D -V _D 特性曲線

2.3.3 I _G -V _G 特性曲線

2.4.1 臨界電壓(V _th )