第三章 元件可靠度量測與分析
3.2 負偏壓溫度不穩定效應(Negative Bias Temperature Instability)
熱載子效應(HCE)為金氧半場效電晶體可靠度分析最受重視的項目之一，但 隨著元件尺寸不斷微縮，閘極氧化層厚度不斷變薄，熱載子效應對元件的劣化機 制不在嚴重，取而代之正/負偏壓不穩定效應(Positive/Negative Bias Temperature Instability,PBTI/NBTI)就變得格外重要，成為探討可靠度分析的熱門項目。
偏壓不穩定效應(BTI)即元件在固定的逼迫電壓下，其臨界電壓(Vth)隨著時 間的增加而產生漂移的現象。而當元件受到 BTI 的退化現象主要原因是介電層 本體缺陷所造成[14]，介面缺陷數量隨時間改變及利用元件反轉區電容以及隨退 化時間的臨界電壓改變量可得到關係式：
∆𝑁𝑁𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡 =𝐶𝐶∆𝑉𝑉𝑡𝑡ℎ 𝑞𝑞𝐴𝐴𝐺𝐺
(6)
其中，∆𝑁𝑁𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡𝑡：總缺陷電荷改變量；C：閘極電容；
∆𝑉𝑉𝑡𝑡ℎ：臨界電壓改變量；𝐴𝐴𝐺𝐺：閘極面積
本篇論文主要以討論 P-Channel FinFET 為主，則 P 型的電晶體需要在閘極 端(VG)施加負偏壓，源極與汲極及基底端皆接地，隨著時間增加影響了界面陷阱 和固定氧化層電荷(Fixed Oxide Charge)的變化，造成元件電性改變。圖(補)是本 實驗負偏壓不穩定效應量測流程圖，我們探討在元件在同樣鰭長度、寬度、高度，
不同 NBTI 電壓之下元件退化之情形。
30
3.2.1 NBTI 實驗設計
(一) 不同電壓之 NBTI
圖 3-2 是本實驗負偏溫度效應量測流程圖，我們主要探討在元件在同樣鰭長 度、寬度、高度，不同 NBTI 電壓之下元件退化之情形元件尺寸方面，固定鰭長 度 90nm，鰭寬度 10nm，鰭高度 30nm，電壓方面將元件的基極端(Body)、源極 端(Source)、汲極端(Drain)同時接地(VB=VS=VD=0)，而閘極端(Gate)給定負偏壓 (VG=-2.8V)，且閘極電壓依序增大從-2.8V、-2.9V、-3.0V，量測時間分別以 0 秒 至 1000 秒進行電壓壓迫測試，在以量測出 ID-VG圖形觀察臨界電壓 Vth及轉導 Gm，在不同電壓下之退化型情形。
(二) 不同寬度之 NBTI
元件尺寸方面，固定鰭長度 90nm，鰭寬度 25nm，鰭高度 30nm，電壓方面 將元件的基極端(Body)、源極端(Source)、汲極端(Drain)同時接地(VB=VS=VD=0)，
而閘極端(Gate)給定負偏壓(VG=0)，閘極 Stress 電壓皆為-2.8V，量測時間分別以 0 秒至 1000 秒分段依序進行電壓壓迫測試，在以量測出數據跟鰭長度 90nm，鰭 寬度 10nm，鰭高度 30nm，NBTI 電壓-2.8V 作比較，由 ID-VG圖形觀察臨界電壓 Vth及轉導 Gm，在不同寬度下之退化型情形。
3.2.2 NBTI 實驗結果
(一) 不同電壓之 NBTI
圖 3-29 到 3-31 是三種不同壓迫電壓的 Wafer，我們同時在閘極同時加上負 偏壓為-2.8V、-2.9V、-3.0V，當元件經過 1000 秒 stress 之後汲極電流對閘極電 壓的關係圖。經過 1000 秒的壓迫電壓後，可以觀察到此圖形均有向右移動的趨
31
勢，且不同電壓下，n 值相近，如圖 3-33 所示，代表並不會因為電壓變大，造成 不同機制出現，且由於負電荷注入氧化層，使得臨界電壓(Vth)上升，且當電壓越 大，注入氧化層的電洞越多，如圖 3-32 所示。我們也觀察到，當電壓越大，次 臨界斜率隨著越大，因此可知道 pFET 的介面陷阱電荷因為壓迫電壓的增加而增 加，如圖 3-34 所示，在此環境下，轉導(Gm)因電壓變大而退化得越嚴重，如圖 3-42 到 3-44 所示。
圖 3-35 到 3-37 是三種不同壓迫電壓的 Wafer，當元件經過 1000 秒的 stress 之後汲極電流對汲極電壓的關係圖。經過 1000 秒的壓迫電壓後，因臨界電壓上 升而造成飽和區的汲極電流下降，且隨著閘極電壓越大，電流下降越多，如圖 3-38 所示。
圖 3-39 到 3-41 是三種不同壓迫電壓的 Wafer，當元件經過 1000 秒的 stress 前後閘極電流(IG)對閘極電壓(VG)的關係圖，漏電流隨著壓迫電壓增加而緩緩增 高，且在 NBTI 下，漏電流較不明顯。
(二) 不同寬度之 NBTI
圖 3-45 到 3-47 是 pFinFET 之鰭寬度 10nm 跟 25nm 在三種不同壓迫電壓下，
當元件經過 1000 秒 stress 之後汲極電流對閘極電壓的關係圖。我們可以觀察到 這兩種尺寸的元件再閘極為-2.8V 時 ID-VG 皆出現右移情形，其中已以鰭寬度 25nm 右移情形較嚴重，可得知臨界電壓的變化是由 oxide trap 所造成，且使得閘
極電場上升，隨著閘極電壓增大，閘極氧化層缺陷電荷增加，導致臨界電壓 Vth
上升，以鰭寬度 25nm 影響較大。當閘極為-2.9V、-3V 時，皆出現相同的趨勢且 隨著電壓增大，oxide trap 所造成的影響越大，臨界電壓下降易成正比，如圖 3-51 所示。
圖 3-48 到 3-50 是 pFinFET 之鰭寬度 10nm 跟 25nm 在三種不同壓迫電壓下，
臨界電壓變化量對應時間，利用幂公式(Power Law)來推出 n 值常數，所取出的
32
斜率 n 值，隨著壓迫電壓的升高，鰭寬度為 25nm 元件較 10nm 影響來得多，得 知元件在鰭寬度小時，interface 較差，如圖 3-52 所示。我們知道 interface 影響載 子遷移率𝜇𝜇𝑃𝑃，而載子遷移率𝜇𝜇𝑃𝑃越大，鰭寬度 10nm 較 25nm 轉移電導 Gm 大，如 圖 3-60 到 3-63 所示。
圖 3-53 到 3-55 是對 pFinFET 之鰭寬度 10nm 跟 25nm 在三種不同壓迫電壓 下，當元件經過 1000 秒 stress 之後汲極電流對汲極電壓的關係圖。鰭寬度 10nm 時，汲極電流退化程度較嚴重，隨著壓迫電壓的上升，也都表現出相同的趨勢。
圖 3-57 到 3-59 是對 pFinFET 之鰭寬度 10nm 跟 25nm 在三種不同壓迫電壓 下，當元件經過 1000 秒 stress 之後閘極電流對閘極電壓的關係圖。我們觀察到 鰭寬度 10nm 較 25nm 漏電流大，且隨著壓迫電壓升高，鰭寬度小元件有較大漏 電流。
最後，我們討論上述可靠度部分，當 p 型鰭化式場效電晶體受到電性壓迫後，
鰭寬度窄的元件，其汲極電流、轉移電導的退化百分比較鰭寬度較寬元件的嚴重，
表示介面退化較為嚴重；而鰭寬度較寬元件，臨界電壓退化較嚴重，而其臨界電 壓變化主要是由閘極氧化層缺陷所造成。
33