3.3 產生的相位雜訊(Phase Noise)
3.3.2 二元相位偵測器(BBPD)雜訊模型
在線性分析中，二元相位偵測器以一個具有增益 的線性區 塊表示。為了模擬二元相位偵測器量化雜訊的影響，引入輸入參考抖 動，定義為(式 3-20)
(式 3-20) 為了推導總輸出相位雜訊， 的近似功率頻譜密度是必要的。
一般而言，若輸入時脈的抖動小於鎖相迴路的量化步階 ， 則使用二元相位偵測器的鎖相迴路行為可視為一階和差調變器，具有 一位元量化器其量化步階為 。因此， 可近似為一個 具有均勻分布(uniform distribution)的白雜訊(white process)其變異數 為 。然而，若參考時脈的抖動增加，和差調變器 迴路將會溢位且輸出將會反轉[11]。因此 的變異數將會增加。
為了取得當輸入抖動很大時 變異數，[11]使用模擬結果提出方 法。模擬結果顯示二元相位偵測器產生的抖動，大約是輸入抖動的 3/4 標準差。根據上述的討論，二元相位偵測器的功率頻譜雜訊密度
33 析度，但其雜訊整形(noise shaping)特性會額外引入擾動雜訊(dithering noise)，其大小和頻寬與擾動頻率及和差調變器階數有關，在後面段
34
35
訊的準位越低。
其中擾動雜訊為(式 3-24)[12]
(式 3-24) 在(式 3-24)中， 表示實際上振盪器輸入變動一個最小控制碼 時輸出頻率的改變量，此時 ， 為振盪器的輸出可調 頻率範圍，n 為電流式類比數位轉換器的量化位階數。值得注意的是 此時的頻率解析度並未包含和差調變器的解析度，是因為和差調變器 的溢位輸出對頻率的即刻的調動量與電流式類比數位轉換器最小刻 度相同，故和差調變器的溢位輸出 1，實際上調動的頻率量為
，僅是在時間平均上能得到小數頻率值的效果，故數 位類比轉換器的解析度仍有最低限制，不可完全依靠和差調變器內插。
k 為和差調變器的階數，若使用 MASH I-I 架構則 k=2，若使用 MASH I-I-I 架構則 k=3。圖 3-13 為不同超取樣頻率( )對擾動雜訊的影響，可
圖 3-12 和差調變器的量化雜訊
36
觀察到當超取樣頻率越快時，量化雜訊的準位越低。
和差調變器在頻率上的雜訊經過類比濾波器 後，再經過 2π/s 的積分轉到相位域。因此，和差調變器的頻率上的雜訊( ) 對輸出相位雜訊的影響可表示為(式 3-25)
(式 3-25) 為了得到較好的輸出雜訊表現，和差調變器的量化雜訊與擾動雜 訊在經過類比濾波器之後的準位，必須設計在振盪器的自身雜訊以下。
因此接下來討論振盪器的自身雜訊以及類比濾波器之轉移函式。由於 本論文使用一差動 MOS 四級環形振盪器，根據[13]提出的差動 MOS 環形振盪器相位雜訊做推導。一個 N 級環形振盪器的自身雜訊可表為 (式 3-26)
(式 3-26) 其中 為傳播常數(propagation constant)， 為環形振盪器的級數，
圖 3-13 不同超取樣頻率對擾動雜訊的影響
37
為波茲曼常數(Boltzmann constant)， 為絕對溫度，
為環形振盪器的總功率消耗， 為供應電壓， ， 為負載電阻， 為每一級的供應電流， 為振盪頻率。代入本論 文振盪器的模擬參數，可得振盪器的自身相位雜訊如圖 3-14 所示，
在 1MHz 處大約是-82dBc/Hz。
為了減少量化雜訊以及擾動雜訊對輸出的影響，類比濾波器的頻 寬須考慮(式 3-23)與(式 3-24)設計，使得和差調變器造成的輸出相位 雜訊貢獻低於振盪器的自身雜訊。本論文使用 10 位元的二階和差調 變器，超取樣頻率為輸出頻率的 1/16，尚未加入類比濾波器之前，和 差調變器產生的相位雜訊如圖 3-15 所示，包含量化雜訊及擾動雜訊。
根據圖 3-15，可觀察到在大約 5MHz 處量化雜訊與擾動雜訊有一交叉 點。二階的類比濾波器才能抵銷二階和差調變器的高頻雜訊，故設計 一二階的類比濾波器其頻寬位在 5MHz。
圖 3-14 振盪器的自身相位雜訊
38
一個二階的濾波器轉移函式如(式 3-27)所示
(式 3-27) 若設計兩個極點在同一位置 ，(式 3-27)可改寫成(式 3-28)
(式 3-28) 其-3dB 頻寬發生在 時，可得頻寬( )與極 點( )之間的關係式，如(式 3-29)所示
(式 3-29) 由(式 3-29)可得，若-3dB 頻寬設計在 5MHz，則類比濾波器的兩個極 點都設計在 7.77MHz 處。
圖 3-16 為包含類比濾波器之數位控制振盪器的相位雜訊。由於經 過類比濾波器之後的和差調變器相位雜訊準位均遠低於振盪器自身
圖 3-15 和差調變器產生的相位雜訊
39
相位雜訊，故數位控制振盪器之相位雜訊對輸出相位雜訊之貢獻，僅 考慮振盪器自身雜訊即可。
3.3.4 和差調變器(Delta-Sigma Modulator, ΣΔ)雜訊模型
參考相位積分路徑上亦有一和差調變器，與振盪器前的和差調變 器不同的是其取樣頻率為參考頻率，並且僅需考慮擾動雜訊，因為在 參考相位積分路徑上，和差調變器並沒有將數位訊號轉換成類比訊號 的功能。同(式 3-24)，參考路徑上和差調變器對相位影響的擾動雜訊，
可表為(式 3-30)[12]
(式 3-30) 其中 k 為和差調變器之階數， 為偏移中心載波(carrier)的頻率，
為和差調變器操作速度即為參考頻率， 為和差 調變器輸出 1LSB 調動的頻率值亦為參考頻率。當偏移頻率( )越大
圖 3-16 數位控制振盪器的相位雜訊
40
41
42
( )，如(式 3-33)所示，令 為
(式 3-33) 其他雜訊源至輸出相位的轉移函式，可表為 之關係式
(式 3-34)
圖 3-19 為對各雜訊源對輸出相位貢獻的轉移函式作圖。由於 為一個二階低通函數，故二元相位偵測器雜訊( )到輸出為一增益 為 1 的低通函數；參考時脈雜訊( )到輸出為一具有 N.F 倍增益的 低通函數；振盪器雜訊( )到輸出為一增益為 1 的高通函數；和差 調變器雜訊( )到輸出為一低通函數在乘上一次積分。
使用(式 3-31)可繪出總輸出相位雜訊，如圖 3-20 所示，以本論文的參
HDCO,OUT(Δf) HREF,OUT(Δf)
HBPD,OUT(Δf)
HDSM,OUT(Δf)
圖 3-19 各雜訊源對輸出相位貢獻的轉移函式
43
數設計為例，可觀察出輸出相位雜訊( )與振盪器自身雜訊( ) 幾乎相同，故可知輸出相位雜訊( )被振盪器自身雜訊( )所決 定(dominate)。
3.4 背景式校正振盪器增益的方法
在一個全數位式的鎖相迴路中，頻寬由已知的數位迴路參數(迴路 濾波器權重 、參考相位積分路徑權重 、和差調變器最大解析度
、整數頻率控制碼 N、小數頻率控制碼 F)以及類比迴路參數(數 位控制振盪器增益 )所決定，其中僅剩數位控制振盪器增益( ) 為會受到製程物理環境與元件不匹配誤差影響的變數。故背景式校正 振盪器增益的方法，能免除製程物理環境和元件匹配誤差造成振盪器 增益的不理想效應，並能在不更動其他系統參數的情況下，針對振盪 器增益進行自我追蹤與校正，達到迴路頻寬穩定之功能。所以發展一 種背景式校正振盪器增益的方法是有必要的。
Total
Sφn,REF∙|HREF,OUT(Δf)|2
Sφn,BPD∙|HBPD,OUT(Δf)|2
Sφn,DCO∙|HDCO,OUT(Δf)|2
Sφn,DSM∙|HDSM,OUT(Δf)|2
圖 3-20 總輸出相位雜訊
44
High Speed Counter 1 DCO
45
升緣作為觸發訊號，故經過累加器的信號以乘以參考頻率( )表示 每一次參考週期積分的概念，亦可視為將參考頻率資訊(
)積分成參考相位資訊( )。
(式 3-35) 迴授相位積分路徑輸出的多餘相位資訊( )可表為(式 3-36)，
其中 b(i)為相位量化器的輸出即參考相位積分路徑的輸入端。 為迴 路濾波器的權重。 為迴路濾波器後加法器的輸出。
為振盪器的增益，單位為 Hz/LSB，數位控制訊號經過數位控制 振盪器後轉成頻率( )輸出，以增益 表示。輸出時脈訊號經過 高速計數器積分成迴授相位資訊( )。
(式 3-36) 將等式建立在相位量化器的前後可表為(式 3-37)，物理意義為多餘參 考相位資訊( )與多餘迴授相位資訊的差值( )量化後為相 位量化器的輸出( )。
(式 3-37) 將(式 3-35)與(式 3-36)代入(式 3-37)得(式 3-38)
(式 3-38) 鎖相迴路相位鎖定時，振盪器的輸出頻率( )為一定值，故振 盪器的輸入的數位頻率控制碼也為一定值。此數位頻率控制碼為迴路 濾波器的輸出，由於迴路濾波器可視為積分器，故可推知迴路濾波器 的輸入，也就是相位量化器的輸出( )，為一常數的微分結果。換 句話說，在相位鎖定時相位量化器的輸出(b(i))平均為零。定義相位量
46
47
3.4.2 背景式校正振盪器增益
使用上一節提出之振盪器增益自我追蹤方法，估計出此時物理振 盪器的增益後，發展一個振盪器增益校正方法，達到迴路頻寬穩定之 功能。圖 3-23(a)為數位控制振盪器的示意圖，其中 表示設計 振盪器的輸出頻率範圍，單位為 Hz，其迴路頻寬與迴路參數的選定
(a-1)
(a-2)
(a-3)
(b-1)
(b-2)
(b-3)
圖 3-22 振盪器增益自我追蹤方法模擬結果
48
49
(式 3-43) 比較(式 3-41)與(式 3-43)可發現頻率控制碼經過比例因子
( )後，所看到的振盪器增益從物理振盪器增益( )等效
上成為設計振盪器增益( )，達到振盪器增益校正的效果。
上述為振盪器增益的校正方法，但若實際上實作一個乘法器電路 在數位控制振盪器前，反而增加了整體的硬體複雜度。另外若為了計 算比例因子( )實作一個除法器電路，也會增加許多硬體的 負擔。因此提出了一個背景式校正方法，在硬體上實現振盪器增益校 正。
本論文使用一電流式數位類比轉換器(Current DAC, CDAC)與和差 調變器(delta-sigma modulator, ΣΔ)控制振盪器，如圖 3-24(a)所示。此 時輸出頻率( )可表示為(式 3-44)，
(式 3-44) 其中 為電流式數位類比轉換器的輸入碼，電流式數位類比 轉換器使用二進位編碼，故輸入 n 位元則輸出有 個電流準位。
為物理振盪器的振盪頻率範圍，單位 Hz，並且電流式數位類比轉換 器輸出具有 個電流準位，故物理振盪器的增益可表為 ， 單位 Hz/LSB。 為和差調變器的輸入碼。 為和差調變器的解析 度。通過和差調變器的訊號以除以解析度( )表示平均的概念。由 於和差調變器輸出調動的一個最小頻率與電流式數位類比轉換器調 動的最小頻率相同，因此和差調變器輸出控制的物理振盪器的增益同 為 。
50
51
理振盪器增益( )相當接近。因此可將(式 3-47)中分子的物理振盪 器增益( )與分母的估計之物理振盪器增益( )相消，可得(式 3-48)。比較(式 3-44)與(式 3-48)可發現頻率控制碼經過最大解析度為
的和差調變器後，所看到的振盪器增益從物理振盪器增益( )
PLL closed-loop 3dB bandwidth
52
次方的關係。
PLL closed-loop 3dB bandwidth If
(式 3-51)
圖 3-25 為使用上述振盪器增益自我追蹤方法與背景式校正方法，
達到迴路頻寬穩定之模擬圖。其中包含振盪器自身雜訊(nature noise)。
當振盪器增益從設計值( )因為製程物理環境與元件不匹配誤差
當振盪器增益從設計值( )因為製程物理環境與元件不匹配誤差