陸、與相關計畫之配合
分項一、人才培育
一、教育部：
超大型積體電路與系統設計教育改進計畫主要在推動正規教育相關人才的培 育，與經濟部工業局晶片系統產業人才培訓計畫針對待業及在職人員相關培訓相互配 合，構成整體的培育(訓)流程。其中超大型積體電路與系統設計教育改進計畫所規劃 推動的「理工科系所積體電路設計第二專長學程」未來發展出來的相關教材，也可提 供經濟部工業局晶片系統產業人才培訓計畫中程長期培訓課程參考。
另外，在晶片系統國家型科技計畫人才培育組培育量增質優之人才的推動目標 下，教育部超大型積體電路與系統設計教育改進計畫所推動的「理工科系所積體電路 設計第二專長學程」擴大了具基礎專業智識的大學生的數量，正好提供了國家矽導計 畫中「擴增矽導相關研究所招生名額」所需的學生來源。除此之外，教育部超大型積 體電路與系統設計教育改進計畫也提供了矽導計畫中相關教師各項教學、學術交流等 相關發展的資源與協助，對於矽導計畫的推動確有實質且重要的幫助。這二個推動方 案相互配合，組成一個能培育量增質優人才的整體推動方案。
最後，另一個對教育部超大型積體電路與系統設計教育改進計畫推動成效具十分 重要影響者，就是國科會晶片系統設計中心所推動的相關工作，如提供各校以較低價 格採購相關設計軟體、寒暑假對學生開授實作課程，以及協助相關競賽驗證評審作業 等工作，確實大大的提昇了教育部超大型積體電路與系統設計教育改進計畫推動效率 及成果。
二、經濟部工業局：
本年度並未與其他國家型計畫相配合。
三、國科會工程處：
中興大學電機系所執行之多媒體通訊 SoC 設計、驗證與測試環境建置除了可充分 支援晶片系統國家型科技計畫-學術整合型研究計畫之進行外，同時可以對其他中部地 區學校提供服務，進而達到資源共享、研究整合的目的。另外，也積極配合半導體學 院之人才培訓計畫，修習開設之數位電路設計人才培訓班的學員，皆可利用本計畫所 建置之實驗室的各項設備來量測與驗證晶片。
交通大學晶片系統（System-On-Chip, SoC）研究中心整合校內教師及相關資源，
配合晶片系統國家型科技計畫之執行，有效推動 SoC 設計之研究發展、智產推廣、
學程推動、與人才培訓等工作。中心將以尖端研究建立 SoC 設計所需之核心技術及 其各項應用。所涵蓋的領域包含計算機輔助設計、積體電路設計、微機電系統、通訊 系統、網路系統、計算機系統、即時操作系統、以及多媒體處理等等。除了發表論文 外，中心的研發成果將包含各種輔助設計軟體、矽智產、晶片、與應用系統雛型等。
成功大學電機系所執行之 SoC 基礎環境建置計畫，添購軟硬體設備，對執行晶片 系統國家型科技計畫-學術整合型研究計畫，不論從晶片設計、系統設計或嵌入式軟體 等各方面均極有幫助。此外，配合國科會「SoC 整合設計技術推動計畫」，帶動南部大 學院校新入行十餘位教授陸續進行 SoC 相關研究，不論是研究成果或培養許多學生，
均見初步成果。
分項二、前瞻產品
一、經濟部技術處：
(一) 業界學界科專：無 (二) 法人科專：
(1) 法人科專配合工研院之系統晶片核心實驗室建構分項包括以下四項技術：
• 系統晶片設計與驗證環境
• 數位 IP 技術與資料庫
• 類比 IP 技術與資料庫
• 可測試設計技術
(2) 法人科專配合工研院之創新前瞻技術研究計畫如下：
• 行動電話暨無線區域網路雙模射頻傳收器 IC 技術
• Channel Processor 技術
• Analog Basebadn IC for Universal RF Transceiver
• Bust-Mode OE/EO AFE IC 設計技術
配合執行的學界合作案如下：合作計畫名稱 合作單位 合作內容 經費 Wireless LAN 同 步設計研究 Wireless LAN 通 道校正設計研究 Wireless LAN 通 道校正設計研究 縮於 DSC25/DM270/DM642 的實現為主要工作，發展最新壓縮標準之快速演算 法以增加系統的品質與效能，開發相關之 MPEG-4 資訊家電之雛型系統。子計 媒體研究趨勢更將與美國華盛頓大學（University of Washington）之資訊處理實 驗室（Information Processing Lab）合作，該實驗室主持人孫明廷與黃正能教授 均為國際於多媒體處理與壓縮知名學者。孫教授專長於視訊壓縮以及 JVT 標準 研究，MPEG-21 及網路應用更是涉略頗深。共同研究 MPEG-4 JVT 之最佳化演 算及 MPEG-4 數據串流研究，利用主動式結點（Active Note）設計以提高網路穩 定性與頻寬。
畫一的“類比介面及數位模組電路 IP 研究設計”，提供外界訊號與內部處理器之 ple-and-hold circuit
Analog-to- digital converter
Baseband digital C onverter
GPIO
C om pression Arrhythm ia
(二) 國家雙網旗艦「PAC(Parallel Architecture Core) Media Processor」計畫：支援設計驗
證環境/Low Power Methodology and Environment /Generic Platform/Software-Based Self Testing 技術，將協助該計畫之 SoC 開發與產出。
二、經濟部工業局：
本年度並未與其他國家型計畫相配合。
三、國科會工程處：
(一) 具有內建自我測試功能之 5GHz 超低功率無線通訊系統之研製計畫本群體計畫：各 項子計畫關聯性強，計畫成果仰賴各項子計畫成員間充分討論、通力合作方能達成 預定目標。所有子計畫主持人皆為電機系教授，藉由定期會議共同討論，相互之間 配合度極高。
(二) 內嵌式處理器為中心多媒體系統晶片之設計合成及驗證技術研發計畫：參與之教授 與學生均共用各項軟硬體設備並互相整合協助，合 作 無 間 。
(三) SoC 可生產性設計：基礎設施 IP 之研發計畫是針對各種不同性質的智財核心研發其 相關的可生產性基礎設施智財核心，鑑於未來複雜的晶片系統同時包含各式各樣的 功能性矽智財核心，所有子計畫皆須互相整合協助，共同開發各式相關的硬體、軟 體技術，提供完整、全面性的解決方案涵蓋所有靜態及動態的瑕疵。並藉由定期的 內部協調研討會，彼此交換最新的訊息、技術。
(四) 對以智財單元為基系統晶片設計之驗證與測試技術開發研究計畫：本計畫之執行以 智財為基之系統晶片之驗證、測試與偵斷技術開發之經驗與結果繼續執行，故各子 計畫之討論、經驗交換、問題啟發，皆合作無間。子計畫二與子計畫三主持人更是 每週聯合一起研討。本計畫執行過程中，需用一些線路例子，皆由本校其他有關 SOC 設計計畫提供。
分項四、前瞻智財
一 、 經濟部技術處：
IP 安全交易平台技術配合執行的學界合作案如下：
合作計畫名稱 合作單位 合作內容 經費
(仟元) 效益說明
•SIP 交易之商業 模式研究
政大 •先期研究 SIP 之可行交易 模式及商業經營架構
600 •完成先期技術研究與可行 性評估
1. 國家電信計畫：支援 WCDMA 計畫之 DSP IP 評估引進與基礎 IP 提供，協助該計畫 之 SoC/IC 開發與產出。
2. 國家雙網旗艦「PAC(Parallel Architecture Core) Media Processor」計畫：支援 Generic Platform 與 Peripheral IP，協助該計畫之 SoC 開發與產出。
二、經濟部工業局：
本年度並未與其他國家型計畫相配合。
三、國科會工程處：
(一) DVB-T 數位電視接收器創新 IP 設計與 SOC 實作計畫，主要的研究動機係來自我們 也注意到數位電視廣播時代的來臨，美、日、台灣均已公佈在 2006 年全面電視數 位化。這個改變將帶來巨大的產業衝擊。未來的電視所需之晶片技術，將與過去 30 年有完全不同的差距。目前所有的電視機也不可能一夕之間全部淘汰，因此訊號轉 換裝置將有一段興盛的時機。本計劃即著眼於此，研究目的為符合數位電視 DVB-T 標準之視訊接收解碼器，可接收來自無線天線之 VHF/UHF 信號，解碼並輸出 LCD 或是 PDP 等平面顯示器所接收之 MPEG2 信號封包。本計畫中預計要開發個別之 晶 片 ， 最 後 將 因 應 市 上 場 小 型 化 與 攜 帶 性 之 需 求 ， 以 SOC 或 是 SiP (System-in-Package) 方式來產出單晶片封系裝數統位電視。另外，國內兩大面板商
（友達，奇美）之研發人員也同意數位電視之啟動將引導另一波面板之高銷售量。
目前，他們均有計畫地考量將電視接收器做到面板模組上的可行性。也分別成立 IC 設計子公司（瑞頂，奇景）來從事相關關鍵技術開發。目前我們與其均有產學合作 案正在進行中，未來希望能擴大與提升層級，進行更接近業界規格之 IP。
(二) 低功率多媒體晶片系統之貼心(UniCore)處理器計畫：1)各子計畫與總計畫人員每週 至少進行二次研討、2)工作相當順利。
(三) 低功率多標準多媒體無線區域網路系統單晶片設計計畫可充分配合本系另一個基礎 環境建置計畫-「多媒體通訊 SOC 設計、驗證與測試環境建置」，所購置之儀器設 備可支援此一研究整合計劃所設計之各晶片及系統的量測與驗證。另外，本系也積 極配合教育部各項教改計劃，擴充各項設備來量測與驗證晶片。
(四) 百億位元的乙太網路系統晶片設計計畫：1)提供光/電元件之規格,供其他子計畫設計 類比及數位信號處理電路之參考。先以商品化元件組成可以動作的傳輸 link,再以各 子計畫所完成的 IC 逐一代換,以驗證各電路之功能。提供光/電介面量測技術、2)研 究子計畫一中光纖傳輸的特性與須符合之規格限制，並配合採用雷射二極體的驅動 特性，設計傳送機之各項參數。以上規格限制會配合子計畫三的接收機特性，達到 整體最佳的效能與系統整體的可實現性。統一與子計畫二、三的光/電介面量測方 式、3)主要與子計畫一的系統模擬合作，訂定等化器(Equalizer)的規格，進一步提升 效能，除此，對於 TIA, Limiting amplifier 及 CDR 設計規格也更清楚了解。子計畫 二傳送機的設計決定接收端的信號波形，因此，好的傳送機的設計有助於接收端的 設計複雜度。子計畫五的數位端有賴本計畫產生的 Retime-data 以期設計好的 FEC、
4)數位基頻電路之整合、系統整合之效能分析、高效能數位基頻電路與類比訊號之
4)數位基頻電路之整合、系統整合之效能分析、高效能數位基頻電路與類比訊號之