一、經濟部技術處：
(一) 業界科專：
Embedded Processor 是主宰整個 SoC 效能表現的核心 IP，國內在高階 Embedded Processor 的設計技術遠落歐美日各國，凌陽科技的 32 位元 Embedded Processor IP 開發計畫不僅是國內業界開發自主性 Embedded Processor 技術之重要指標，也將大 幅增加台灣未來發展 SoC 產業之競爭力。
(二) 法人科專：
1. IP Qualification & Validation 技術
■ 完成 AMBA Verification IP 技術開發
■ 制定 VHDL Coding Guidelines (1Q 2003)
■ 積極觀察/參與亞洲(IP/SoC Meeting)與世界(VSIA)相關組織之矽智財標準
■ IP 安全交易平台技術子項
■ 完成 IP 交易平台之基礎架構開發工作，主要功能包括：IP 之註冊、IP 之蒐尋、
IP 交易之合約談判系統
■ 完成 IP 交易平台入口網站開發工作,提供不同使用權限的會員管理機制 2. IP 安全交易平台技術
■ 完成 IP 交易平台之基礎架構開發工作，主要功能包括：IP 之註冊、IP 之蒐尋、
IP 交易之合約談判系統。
■ 完成 IP 交易平台入口網站開發工作,提供不同使用權限的會員管理機制。
IP 安全交易平台主要的應用領域是在提供給 IP Provider、Design House 以及 IC 生產者之間進行 IP 交易，藉由本技術的發展，將有助於進行 SOC 智財線上交易機 制開發，建構完成矽智財線上安全交易平台，加快 IP 的交易速度，並縮短 SOC 設 計業者的設計開發時程。
3. 先進 0.13 微米 CMOS 製程之靜電放電防護設計
■ 發明兩項專利技術，達到國內技術自主，提升至國際第一流水準。
4. 先進 0.13 微米 CMOS 製程之輸出入單元資料庫
■ 具面積小、降低系統晶片成本、靜電放電耐壓度高之特色，目前世界僅有 Sarnoff 有此類似功能之技術。
5. 自動化傳輸線脈衝產生系統
■ 全國第一套自動化傳輸線脈衝產生系統(Automatic Transmission Line Pulsing System, ATLP System)，這套系統更是在低廉的成本下建構性能足以媲美國際商業 的 ATLP 量測系統。未來半導體元件的靜電放電特性之模型化與電路模擬都將依 靠傳輸線脈衝產生系統量測結果。所以這套系統不僅可以幫助產品工程師、ESD 防護電路設計工程師或輸出/輸入(I/O)電路設計工程師做快速且可重複性的元件 量測實驗，更可讓工程師迅速獲得正確有效的實驗數據，幫助工程師進行電路設 計，或進行偵錯分析；對於設計低成本、高防護能力的 ESD 防護電路將有極大的 幫助。同時也為國內外積體電路產業提供完善的靜電放電防護元件設計技術驗證 設備，不僅能降低產品驗證所耗費之成本，更能提升產品的國際競爭力以及 Time
to Market 之時效。本技術並於 FY92 Q2 成功將技術移轉至思達科技。
6. 與台灣靜電放電防護學會每年共同舉辦 Workshop 以及 Conference
■ 系統晶片技術發展中心與台灣靜電放電防護學會，由 FY91 開始每年定期舉辦 ESD 相關 Workshop 以及 Conference。FY92 共計舉辦竹科以及南科兩場 ESD 技術論壇 以及一場研討會。第二屆台灣靜電放電防護技術研討會，剛於 11 月 12∼13 日於 交通大學舉行。本次研討會共接受來自產學研的技術論文 38 篇 ，含 2 篇專題演 講，共分 on-chip device, patent issue, high-voltage tolerance I/O design, factory &
system issue, advanced technology, materials, TFT panels, whole-chip protection, BiCMOS RF, Latchup issue 等 10 個技術專題。主辦單位分別邀約來自 IBM，同時 也是 IEEE Fellow 的 Steven Voldman 博士以及來自德國的 Horst A. Gieser 博士發表 專題演講，以期促進國際技術交流。
7. 本團隊中「靜電放電防護設計」部份成果豐碩，不僅產出多項靜電放電防護相關技 術，衍生 4 項 ESD 相關申請中的專利以及發表 26 篇論文於國內外期刊，更有多項 專利以及技術技轉於廠商。並於 FY92 榮獲經濟部創新技術獎。
8. 類比數位轉換器電路樣版
■ 可快速合成多位元之類比數位轉換器，為國內第一套此工具，相較於傳統開發流 程，可從六個月大幅縮減到半個月。
9. 完成 MCD-based SoC Platform 規劃，並完成 DMA IP、UART IP、VIC IP、IEEE 1284 IP、I2C IP 之設計與 FPGA 驗證，以及 Low power IP 設計流程與方法之研究。掌握 完整 MCU-based 設計技術，達到技術自主性並提供高品質可重複使用之 IP 以協助 相關 SoC 計畫進行。
■ 協助引進 ParthusCeva PalmDSPCore DSP IP，並協助科專計畫 WCDMA SoC (OP24) 之進行。
■ 完成 IP Service Web 設計與建立，並開放 User 進行 Beta-Site Test。未來將可藉由 Web 協助使 ITRI 內部之 IP Service 有更好的品質亦更進一步推廣環構計畫之 IP 成果。
■ 與 NSoC Program Office 共同主辦 IP Forum，圓滿結案。期間 NsoC 執行長亦參與 規畫，貢獻甚多。對於了解 Local IP Availability 與需求進一步掌握，有助於未來 正確規畫計畫方向。
■ 持續推動 Taiwan IP Gateway，提供 IP 相關業者虛擬交易平台，將世界知名大公司 之 SIP(矽智產權)導入本管理系統，以利 SIP Search 與 SIP Promotion。
■ Taiwan IP Gateway 90/8/31 正式對外界公開，總共已有 26 個 IP Provider 同意加入 會員 (Maojet, Sota, HwaCom, Sinomatrix, Gerent, Progate, Improv Systems, Aplus, Faraday, Goya, Mentor Graphics, Artisan Components, IPLib, Dolphin Integration, MIPS, ARM, GUC, ARBL, Actrans, Cadence, Legend Design, AnaGlobe, SuperH, Socle, ARC, LSI)。20 家完成簽約，6 家正進行簽約中，共 158 個 IP (統計至 92/11/26)。發出 2200+封媒合 email。
■ 邀請國際知名 Verification 專家 Qualis CTO Mr. Janick Bergeron 至 ITRI 開 Seminar
“Advances in Verification Methodologies and Verification IP”，促進國際交流並提升 我技術水準。
二、經濟部工業局：
九十二年度通過案件均執行中，尚無具體之成就與成果。
三、國科會工程處：
(一) 執行內容：
(1) 中山大學電機系王朝欽教授所主持之 DVB-T 數位電視接收器創新 IP 設計與 SOC 實作計畫
(2) 中正大學電機系王進賢教授所主持之低功率多媒體晶片系統之貼心(UniCore)處 理器計畫
(3) 中興大學電機系林泓均教授所主持之低功率多標準多媒體無線區域網路系統單 晶片設計計畫
(4) 台灣大學電子所劉深淵教授所主持之百億位元的乙太網路系統晶片設計計畫 (5) 交通大學電工系任建葳教授所主持之用於軟體無線電基頻處理之系統晶片設計
技術計畫 (二) 主要成果：
(1) DVB-T 數位電視接收器創新 IP 設計與 SOC 實作計畫符合數位電視 DVB-T 標 準之視訊接收解碼器，可接收來自無線天線之 VHF/UHF 信號，解碼並輸出 LCD 或是 PDP 等平面顯示器所接收之 MPEG2 信號。本計畫中預計要開發個 別之晶片，最後將因應市上場小型化與攜帶性之需求，以 SOC 或是 SiP (System-in-Package) 方式來產出單晶片封系裝數統位電視。
(2) 低功率多媒體晶片系統之貼心(Unicore)處理器計畫在建立一個低電壓又高效能 的 RISC/VLIW-DSP 聯合單一核心，並可根據不同多媒體應用來擴充、整合、或 縮減均質或異質(homo- and hetero-geneous) 功能單元(function units)， 透過 VLIW 架構可調整式(Hardware re-configurable)⁄可程式化(software programmable) 之設計概念，發展一個效能導向之晶片系統 SOC 設計平台，以滿足不同 SOC 應 用之設計需求。
(3) 低功率多標準多媒體無線區域網路系統單晶片設計計畫將開發關鍵性模組的晶 片實現與測試及整體系統架構的整合，可望將各類低功率多標準模組的相關技 術之實用價值推廣並技術轉移至業界，培養高性能軟硬體設計人才，以提昇國 內多媒體通訊 VLSI 系統架構與相關軟硬體的設計水準。
(4) 百億位元的乙太網路系統晶片設計計畫探討如何以實際上可取得或實現之光/電 元件，設計符合 802.3ae LX4 規格之區域網路實體層，並同時兼顧降低成本的可 行之道。
(5) 用於軟體無線電基頻處理之系統晶片設計技術計畫在技術上之突破有：1)已完成 VLIW DSP Processor data path 基本架構，被 PAC project 採用、2)建立 DVB-T, DAB 共通之系統模擬平台與接收機雛型架構、3)完成可變長度 FFT 架構與實現、4)
發展 systemC SoC 系統層次設計方法、5)完成乘法器之自動產生。