一、經濟部技術處：
(一) 業界科專：鼓勵 IC 設計業者結合 EDA 廠商、Foundry，共同發展核心 IP 開發計畫。
(二) 法人科專：本分項計畫旨在制訂符合台灣 IC 產業界的 SOC/IP Qualification 標 準，藉此加速與促進 IP 流通及其設計重複使用、整合、驗證、測試等技術之交流，
以健全國內 IC 業設計環境。並開發 SoC On-Chip Bus 驗證解決方案，有效解決 SoC 驗證瓶頸並加速晶片之開發並降低失敗風險。IP Qualification & Validation 技術，包 括建立前瞻 SOC On-Chip Bus Assertion-based Verification 技術，提供業界先進 SOC
驗證技術，可減少業界 SOC 開發成本並加速產品開發時程、建立 SOC Synthesizable Verification IP 模型資料庫，以提供業界 SOC 驗證解決方案以及建立 IP Qualification 的標準以作為 IP 品質評比的依據，促進台灣/全球 SOC 產業 IP 之流通，進而促成 SOC 之競爭力，並協助建立台灣成為全球 SOC 設計服務中心。IP 安全交易平台技 術將進行 SOC 設計智財服務標準流程及線上交易機制開發，建構完成矽智財線上 安全交易平台，將全世界的 IP 商品放在一起，加快 SOC 設計業者的設計開發時 程，並促進國內外 IP 的流通，做到 「One Stop Shopping」，一次購足，促成台灣 成為全球矽智財交易中心。
可再用 IP 的高度重複利用是提高設計生產力的最佳捷徑，也是 SoC 能夠成功的 重要關鍵，而這有賴於整體環境的配合，包含 IP Qualification 標準的制訂，以及政 府於制度面的支持，才能真正促成 SoC/IP 產業的蓬勃興起。總之，SoC 時代需要有 持續建立的 Reusable IP Database 做後盾才能達成 SoC Design，縮短 Time-to-Market。
二、經濟部工業局：
IP 的推動,在學術界較容易進行，但在產業界較不易推動，主要是因商業模式尚未建 立，許多廠商仍在觀望。未來應建構在成功的 IP 商業模式,並進行推廣，鼓勵業者申請 前瞻智財的主導性新產品，同時搭配 IP MALL 的流通機制，創造更多 IP 再使用的成功 案例。惟原始規劃之應用經費應可彈性讓部會應用於前瞻產品上，或是整體檢討時適予 調整。
三、國科會工程處：
目前系統晶片設計技術以及相關 IP 的研究進度大致符合，未來希望建構系統模擬平 台和 IP 模擬模型，採合作互動方式達成更具效率的驗證和相關 SoC 設計的實現。以下 分別說明各執行計畫的檢討事項和未來展望：
(1) DVB-T 數位電視接收器創新 IP 設計與 SOC 實作計畫此次數位電視之發展，被視為 是電視發展史上的第三次革命 (第一次為電視發明，第二次為電視畫面由黑白變彩 色)，除了技術層次的進步之外。市場規模之龐大亦不可小覷。國內學術界對於 DVB 數位電視之研究目前可算是草創時期，目前相關 DVB-T 解碼晶片論文發表相當 少。由於此領域為消費性電子產品發展相當重要之趨勢，且歐美各國都還在針對此 議題持續發展中。因此我們決定以此領域深入研究，以期能在此波數位電視革命與 歐美並駕齊驅。
(2) 低功率多媒體晶片系統之貼心(UniCore)處理器計畫之展望有：1)計畫工作順利、2) 但整體感覺在跟時間賽跑，希望加速設計之壓力總是存在！
(3) 低功率多標準多媒體無線區域網路系統單晶片設計延續目前的研究成果，加上新型
「全雙頻、全雙工」無線區域網路架構的開發，冀望在未來的兩年半內能夠繼續完 成上述後續工作構想之重點。從科技應用的實用性角度來評估，所發展出來的射頻 傳送電路模組、enhanced QoS 全雙工低功率多標準架構，以及 ARM platform-based 系統單晶片平台與相關軟硬體整合驗證方法與流程等，對於國內日漸蓬勃的多媒體 通訊積體電路和系統製造產業，均有相當程度的貢獻。
(4) 百億位元的乙太網路系統晶片設計計畫之展望有：1)多模光纖理論模型的建立仍有 困難待克服。光/電 Co-simulation 軟體工具仍在整合中。由於計畫經費有限,較不易使
用公信力已獲得最多公認的某些軟體工具。基於經費限制，尚無法購買 Golden Receiver 作為測試標準。區域網路、接取網路、都會網路是未來光通信較具發展潛 力的重點,也是政府目前宣佈未來重大公共建設寬頻網路建置項目中不可或缺之一 環，10 GbE(10 Gbps 乙太網路)預料會扮演重要的角色，故本計畫之執行實深具意義、
2)高頻多工器之設計仍有困難待克服，其中面積、消耗功率與速度需做取捨考量。
為達成輸出緩衝器特定特性的調控，需較多的 pads，增加實驗的難度與浪費晶片的 實際使用面積。多工器中的機制為十轉一，同時有十组輸入同時變化，欲達成所有 的輸入情況，須在只有一輸入信號源的限制下，產生十组不同相位的訊號輸入，此 機制需多加考量。區域網路是未來國家發展光通信深具發展潛力的重點,也是目前宣 佈未來建設寬頻網路中不可或缺之一環,也將促使 10-Gb Ethernet (10 Gbps 乙太網路) 的需求日益加增，預料技術與商機上會有長足的進步，故本計畫之執行實令人充滿 期待、3)仍需更緊密與各子計畫合作。研究本計畫的產出可否運用在其他系統、4) 提出更多 VLSI 架構設計實現，並提出高速測試驗証之方法，以期能達到數位基頻電 路能廣泛的使用在高速光纖通訊系統上。高速基頻電路之效能評估，以低功率/高效 能之電路架構設計來達成低成本且廣泛使用之目的。尋求更有效率之數位基頻電路 演算法，以提高更有效率的光纖傳輸效能。
用於軟體無線電基頻處理之系統晶片設計技術計畫進度大致符合，未來希望更具效 率地採合作互動方式來進行驗證。
分項五、新興產業
一、經濟部技術處：
(一) 業界科專：減少業者對於 IP 上架交易安全性之疑慮，鼓勵國內 IC 業者交易，同時 規劃鼓勵業者辦理 IP Mall 之國際推廣活動，以吸引國外 IP Provider 參與交易，加 速台灣 IP Mall 國際化。
(二) 法人科專：晶片系統 IP 測試評估技術發展計畫第一年的成果堪稱豐碩，唯所設定以 提供業界科專測試評估服務為目標，能量籌建必須配合業界科專核定廠商之腳步與 意願，計畫之技術產出難以聚焦。在晶片系統國家型計畫辦公室，技術處與計畫審 查委員的指導下，將調整計畫方向，使計畫目標清楚表現。冀望以本院豐富之系統 開發經驗，訂定晶片系統設計驗證與整合測試之流程，並以 IP 發展與驗證共通平 台開發都卜勒雷達信號處理次系統，進而延伸應用於 UWB 核心 IP 開發，並完成 UWB RF T/R 模組之研製，協助國內廠商掌握 UWB 產品之關鍵零組件，進而邀請 產學研界共組產業聯盟，以垂直整合產學研界 UWB 之研發能量，讓 UWB 成為 WLAN 後另一個產業明星。
二、經濟部工業局：
(一) 在執行協助進行 SoC 專區推廣籌設分項計畫時發現，半導體產業能有目前的成就，
政府的大力支持與各項輔導措施實功不可沒，在未來持續推廣 SoC 設計專區的工作 以及 SoC 設計專區地點的評估與土地的取得，更需仰賴跨部會與相關單位資源整合 及擴大協調合作，如中央與地方的協力配合，並制定相關輔導措施積極推動，以獲
得各界支持，讓「晶片系統產業發展計畫」能協助半導體產業及高科技產業之轉型 與發展。
(二) 在執行推動「協助進行系統規格創意中心推廣分項計畫」時發現，國內內需市場規 模在國際間仍太小，政府實有必要持續推動擴大業者經營規模，並提供設計業者完 善的發展環境，以培養我國 IC 設計能力，尤其是在類比、高頻、系統方面技術的提 升，並協助我國業者積極參與國際標準規格制訂組織，推動/加強國際系統單晶片測 試及認證廠商來台技術合作，以提升我國在技術及標準制定的掌握能力。
(三) 本年度計畫共舉辦四場次國內招商說明會、一場次國外招商、一場次國外專家技術 交流會、六場次技術交流會以及一場次策略論壇，成效顯著且普遍受業界支持，累 計參與人數達數百人次之多，參加成員涵蓋產業上中下游，而累計參加廠商在產業 中的市佔率亦高達八成以上。未來除應新闢前膽性技術及市場主題外，仍應持續辦 理本年度各主題之後續議題討論，除可繼續爭取業者支持外，更可擴充產業資料庫、
擬定未來之推動執行計畫等。
(四) 由於 IC 設計所需之軟硬體設備及工具均相當昂貴，產業界並無此能力各自建置適當 之實作培訓環境，若無足夠經費支持因應，在人才養成時之實作訓練與經驗累積上 有相當之困難，因此 SoC 專區中創投資金的進駐，以及各項育成中心的輔助，對於 規模小正在成長型中的設計業者有著相當強的吸引力。
(五) 由於國內產品發展同質性過高，在技術面以類比、高頻、系統等較為薄弱，尤其在 SoC 技術已成為國際半導體業者全力發展之領域下，我國 SoC 相關設計、製造、封 裝和測試技術，以及自有關鍵 IP 均有待加強。
(六) 本年度透過訪談及各種交流管道，完成超過 50 家次廠商意見調查，惟上述之調查及 服務均為短期性質，雖以建立完整之相關記錄，建議未來在執行計畫時，應將此份 資料做為重要之參考依據，並擴大產業服務範圍。
(七) 此外，國內業者進入產業高度競爭環境下，希望執行單位能持續協助國內業者提供 各個主要經濟體（如：北美、歐洲、日本、大陸）市場情報/策略和智財權/專利情報 有更深入的了解，成為進軍國際市場的重要依據。