行政院國家科學委員會專題研究計畫 成果報告
晶片系統國家型科技計劃<辦公室設置與運作計劃>(II)
計畫類別： 個別型計畫 計畫編號： NSC92-3113-E-009-001- 執行期間： 92 年 01 月 01 日至 93 年 03 月 31 日 執行單位： 國立交通大學電子工程學系 計畫主持人： 張俊彥 共同主持人： 黃威，彭松村 報告類型： 完整報告 報告附件： 國外研究心得報告 處理方式： 本計畫可公開查詢中 華 民 國 93 年 9 月 21 日
NSoC-92-003(此屬機密文件，未經同意不得翻印)
晶片系統國家型科技計畫
九十二年度成果報告
NSC 92-3113-E-009-001
計畫總主持人 ：張俊彥 校長
計畫共同主持人：黃 威 教授
中華民國九十二年十二月
九十二年度政府部門科技計畫期末摘要報告
晶片系統國家型科技計畫
審 議 編 號：92-1401-01-庚-00-00-00-24 部會署原計畫編號： 92-1402-01-庚-00-00-00-24 92-1901-01-庚-22-02-00-00 92-1902-30-庚-00-00-00-00 主 管 機 關：國科會工程處 執行單位：經濟部技術處、經濟部工業 計畫主持人：張俊彥 局、國科會工程處、教育部 電 話 號 碼：03-5165726~8 傳真號碼：03-5165725 期 程：92.1.1~94.12.31 經 費：(全程)6,729,357 仟元 (92 年度)1,476,961 仟元 執 行 情 形：一、執行進度：
預定(%) 實際(%) 比較(%) 當年 100% 98.7% -1.3% 全程 30% 29.61% -0.39%二、經費支用：
預定 實際 比較(%) 當年 1,476,961 1,398,219 94.67% 全程 1,476,961 1,398,219 94.67%三、主要執行成果：
■ 經濟部技術處－ (1) 業界科專共 24 件計畫執行中(IP Mall:智原，創意；平台服務：安捷倫，源捷，台 積電；前瞻產品：創惟，聯詠，揚智，偉詮，上元，誠致，勁取，驊訊，九暘， 威盛，富微；前瞻智財：凌陽，世紀創新，晶睿，新眾，廣達；前瞻平台：華騰， 思源；載具計畫：智邦)，另執行國內外研發中心計畫共 9 件(威盛，旺宏，研華， 廣達，鈺創，智邦，Pericom,Intel,Broadcom)。 (2) 學界科專共 4 件計畫(分項二前瞻產品計畫 2 案、分項三前瞻平台 1 案、分項四前 瞻智財 1 案)。 (3) 法人科專執行三件計畫： • 工研院-晶片系統國關鍵技術開發四年計畫：1. 完成虛擬平台目標規格訂定 2. 完成虛擬平台設計與各模組驗證 3.完成 WLAN RF IC 架構及電路設計 4.完成 WLAN RFIC 架構及電路設計驗證 5.完成 10GbE PMD Testing 6.完成 10GbEPMD Module Design/Testing7.完成 10GbE PMA Block Design/Testing 8.完成 10GbE PMA Integration 9.完成 10 GbE PCS Block Design/Testing 10.完成 10GbE PCS Integration 11.完成 10GbE MAC Protocol and Verilog Coding 12.完成 10GbE MAC Design/Testing 13.IP Check In Criteria 14.完成 IP Authoring Procedure 15.完 成 "IP Rating 標準"初稿 16."IP Ratin 標準"完成相關委員會討論 17.完成 On-Chip Bus Verification Model Design 18.完成 On-Chip Bus Verification Model Verification 19.完成前瞻 SOC 載具產品之軟硬體共同模擬/共同驗證之設計分割 產生 20.完成前瞻 SOC 載具產品之測試策略 21.完成 IP 管理系統系統規格書 22.完成 IP 管理系統設計書 23.完成 IP 管理系統系統程式碼 24.完成 IP 管理系 統整合測試報告書 25.完成 IP 電子交易市集營運機制規劃書。 • 工研院-通訊光電環構計畫(晶片系統核心分項)：1.學界分包「SOC 軟硬體並行 設計驗證方法研究期末報告」。2. 完成”RLC 萃取流程”技資。3.完成技資「系統 晶片之測試與可測試設計期末報告」。4. 完成技資「系統晶片測試應用時間改善 技術」。5. 完成專利「Built-in Jitter Measurement for VCO and PLL」中文版註冊， 英文版校正。另完成晶片之初步量測，整理量測數據中。6. 完成專利「Testable Circuit Implementation for SD-ADC」的修改，已提出送審。完成晶片封裝，準備 進行量測。7. 建立技資”前瞻晶片系統產品 Physical Implementation 的評估環境 整合”，透過 physical synthesis 的技術，在測試電路中與佈局前後時序差異僅在 1ns 左右。8. 完成 OCB 以及 IP Module 評估驗證環境之建立與測試，並建立技 術資料『前瞻晶片系統產品 On-Chip Bus 及 IP-Module 之分析報告』。驗證環境 包含 BUS Infrastructure Model、Master/Slave Functional Model，以及 Protocol Checker. 9 完成技資：類比 IP 整合於系統晶片之設計技術。10. 0.13?m CMOS 製程全晶片 ESD/Latchup 防護設計技術：測試晶片已於 8/12 于 TSMC 下 MPW， 已經完成封裝，進行量測中。11. 完成技資：0.13 ?m CMOS 製程之全晶片 ESD/Latchup 防護設計技術。 • 中科院-IP 驗證技術發展四年計畫：1.與誠致科技簽署先期授權合約，簽約金四 十萬元。2. 12 月 11 日舉辦 IP 試用評估成果展示會。成果如下表 92 年度成 果總計 指標型 ISSCC 國 際會議 IEEE JSSC(IC 設計會議) 其他論文 技術移 轉經費/ 項數 技術創 新項數 技術服 務項數 專利 項數 著作權 項數 技術處 0 2 143 59 44 74 85 13 ■ 經濟部工業局－ (1) 晶片系統人才培訓短期已開 37 班培訓 1006 人,中長期已開 15 班培訓 390 人。 (2) 前瞻應用主導性新產品:輔導晶片系統產業申請主導性新產品開發計畫件數共計 14 件，其中 1 件撤案，2 件技審不通過，1 件不符 NsoC 範疇，本年度核定執行計 畫件數共計 10 件，研發總經費計約 5.3 億元，包括政府提供補助款 1.9 億元，廠 商自籌款 3.4 億元。本年度核定計畫共計 10 件，其中 8 件完成簽約執行中，92 年 度補助款簽約數 8,303.84 仟元，補助款簽約率達 104%。 (3) 舉辦國內招商推廣活動四場暨線上說明會,招商成效:促進 Sony、英飛凌等共 9 家 進駐南港 SOC 專區，投資額達 147 億新台幣。
(4) 於 7/23,8/19,9/1-2,11/4,11/13,11/24 共辦理六場技術研討會,分別是「網路通訊前瞻 技術研討會」、「行動影像裝置關鍵技術暨市場研討會」、「WLAN 晶片系統設計、 測試與驗證研討會」、「瑞典無線通訊 SoC 設計及技術應用研討會」、「AMBA3.0 技 術研討會」、及「數位家庭產業發展論壇」。 (5) 8/31 完成我國半導體產業資料庫初步建置 www.chip123.com.tw/moeaidb 。 (6) 10/28 舉辦「數位相機聯盟」會員大會（由工研院經資中心林副主任擔任召集人， 計有 77 家會員）。 (7) 8/7「數位家庭聯盟」籌備會議,11/27 舉辦成立大會(宏碁王總經理擔任主委), 並於 「數位家庭聯盟」下成立「Home Networking SIG」。
(8) 10/1「TW ZigBee SIG」成立大會（由元智大學趙耀庚教授擔任召集人，計有 40 家會員）
(9) 11/27 舉辦「Home Networking SIG」成立大會，由建漢科技汪修銘處長擔任召集 人。
(10) 與 NSoC 辦公室、半導體推動辦公室共同於 12 月 22~23 日舉辦 SoC 高峰論。 (11) 12/1~12/7 赴日進行招商。
(12) 於 12/16~12/19 邀請比利時魯文大學 RF 技術專家二人來台進行技術交流。 (13) 完成報告撰寫:「SoC 專區相關政策、施行辦法與租稅獎勵措施報告」、「全國籌
設 SoC 專區評估報告」、「SoC 產業白皮書」、「IC 設計研發中心評估報告」、「國 內各創業育成中心調查報告」、「國際技術標準與相關組織資訊調查報告」、「協助 成立 IC 設計創業育成中心規劃報告」、「協助成立系統規格制定開放實驗室規劃 報告」、「晶片設計開發工具(EDA)研究報告」、「國內晶片系統開發平台研究報 告」、「協助於南港設計研發中心架構 EDA Tool 規劃報告」、「測試驗證標準與流 程規劃報告」、「我國矽智財產業研究報告」、「我國矽智財資料庫規劃報告」、「國 際矽智財交易機制調查報告」、「IP 驗證評估機制與保護銷售模型研究報告」。 (14) 晶片系統人才培訓： 1. 2/28 結合產證學研資源成立課程規劃小組。 2. 3/7 建立晶片系統人才培訓網路。 3. 4/4 完成晶片系統人才培訓執行辦公室一處。 4. 4/16 建置晶便系統人才培訓網站;完成建置就業廠商、師資及人才資料庫。 5. 6/30 完成規劃實作訓練中心建置。 6. 7/7 舉辦開班單位期中座談會。 7. 8/18 完成中長期養成人才培訓班開班 12 班。 8. 8/31 舉行晶片系統半導體人才發展交流會議暨職前訓練講座。 9. 9/20 舉行北區晶片系統半導體人才發展交流會議暨職前訓練講座。 10. 9/30 完成中長期養成班 15 班之開班作業。 11. 9/30 完成短期在職培訓台大慶齡中心、宏碁基金會、工研院 STC，益華電腦 等 25 班之開班作業。 12. 10/30 在台北國際會議中心舉辦開班單位期末座談會。 13. 11/4FY93 設計組課程規劃會議第一次會議。 14. 11/18FY93 製造組課程規劃會議第一次會議。
15. 11/13 及 11/27FY93 封測組課程規劃會議第一次､及第二次會議第一次會議。 16. 製造、封測等三大領域召開六次課程規劃會議，並分別邀請清大電機吳誠文 教授、台大電機胡振國教授、義守大學傅勝利校長擔任三組的總召集人。 17. 於 11/7 及 12/19 舉辦 2 場計畫成果展暨人才媒合會。 92 年度成 果總計 指標型 ISSCC 國 際會議 IEEE JSSC(IC 設計會議) 其他論文 技術移轉 經費/ 項數 技術創 新項數 技術服 務項數 專利項數 著作權 項數 工業局 0 0 3 0 17 1 7 1 ■ 國科會工程處－ (1) 基礎環境建置計畫執行共 5 件(CIC、台大電子所、交大電工系、中興電機系、成 大電機系)已建立前瞻研究與基礎教育設施，除提供不同領域教授投入 IC 設計， 再配合國科會學術整合型研究計畫，帶動大學院校新入行教授陸續進行 SoC 相關 研究，培育人數已達 8000 人次，已有其初步成果。 (2) 學術整合型研究計畫執行共 14 群 88 件計畫，成果如下表 92 年度成 果總計 指標型 ISSCC 國 際會議 IEEE JSSC(IC 設計會議) 其他論文 技術移轉 經費/ 項 數 技術創 新項數 技術服 務項數 專利項數 著作權 項數 國科會 20 45 412 37 0 7 57 64 ■ 教育部－ (1) 改進專業課程，發展規劃前瞻課程共 23 門，91 年度聯盟內共有 33 位教師開課試 教，1,055 名學生修課；92 年度有 60 位教師開課試教 2,403 名學生修課。 (2) 針對聯盟於 91 年度規劃發展之 12 門課程，公開徵求各校開課推廣計畫，共核定 補助 60 門課程於 30 大學校院相關系所推廣開課，充實相關教學軟硬體設備。各 聯盟並提供所發展之教材予各校開課參考使用。 (3) 發展規劃相關通識課程共 4 門，92 年度有 2 門課程開課試教，478 名學生修課。 (4) 完成理工科系所「積體電路設計第二專長學程」規劃，並於 92 年度與本部高教司 合作，補助台灣大學等 10 大學校院開設本學程，以提昇積體電路設計人才量。 (5) 完成「晶片系統法商管理學程」規劃，將於 93 年 2 月開始試辦。 (6) 建立教師與業界合作、學生實習工讀的機制。91 及 92 年度共促成 8 件教師與業 界合作，辦理教授至業界參訪。共有 221 人次教師分梯參訪 25 家公司。
(7) 91 年辦理大學校院積體電路(IC)設計、SIP 設計、CAD 軟體製作、及 FPGA 雛型 系統設計等四項競賽，共約有學生 894 人次參與；92 年度辦理大學校院積體電路 (IC)設計、SIP 設計、CAD 軟體製作、崁入式軟體製作、MSD 碩士論文觀摩及 FPGA 雛型系統設計等六項競賽，共約有學生 1,300 人次參與。其中「積體電路設計競 賽」更邀請日本、韓國、澳洲等知名大學學生參賽觀摩，並規劃逐步擴大為國際 性競賽，以提高我國在 IC 設計領域之重要性。
(8) 邀請業界專家與學界教師共同研討、座談：91 年辦理 9 場，共有 1,416 參與人次； 92 年(至 12 月 10 日止)辦理 8 場，共 636 參與人次。
(9) 辦理國內相關研討會：91 年辦理 4 場，共有 1,123 人次參與；92 年(至 12 月 10 日止) 辦理 6 場，共 1,531 參與人次。 (10) 邀請國外講員來台演講、研討、短期研習：91 年辦理 12 場，共有 1,744 參與人 次；92 年(至 12 月 10 日止) 辦理 8 場，共 1,407 參與人次。(本項學術活動受 SARS 影響，各聯盟將辦理場次略作調整。) (11) 辦理聯盟課程成果發表、教學研討、課程推廣等研討會議：91 年共 1 場，87 參 與人次；92 年共 9 場，992 參與人次。 (12) 辦理專家學者或學生學術交流活動(論壇)：91 年辦理 5 項 11 場次，共有 309 參與 人次；92 年(至 12 月 10 日止) 辦理 6 項活動 15 場次，共有 752 參與人次。
四、計畫變更說明：
無五、落後原因：
經濟部工業局：晶片系統人才培訓進度稍有落後,分析主因為 92 年度受 SARS 影響 學員上課意願,SARS 疫情穩定後,業請計畫執行單位加強宣導推廣及招生開班,現開班進 度雖已趕上,惟尚須辦理媒合作業,故無法依原時程結案。六、主管機關之因應對策、檢討與建議：
因應對策：經濟部工業局：業經國科會 92/7/28 臺會工字第 0920037321 號函對 92/7/1NSOC 第三次工作協調會議，同意將晶片系統產業發展計畫人才培訓分項展延兩個月 結案。爰此部分之尾款 20%計 13241.6 仟元保留,待完成後再行撥款。 檢討與建議：經濟部工業局：現階段平台產品都為外商所生產，屬寡問市場進入門檻高， 且前瞻平台產品現階段非國內業者擅長，致 92 年度申請情形就不好更遑論通 過，惟仍應持續宣導推廣，原始規劃之應用經費應可彈性讓部會應用於前瞻 產品上，或是整體檢討時適予調整。教育部顧問室：1.期中檢討：本計畫上 半年度各項工作皆按預定進度持續進行,惟部分學術活動因受 SARS 疫情影響, 延緩辦理。目前已陸續辦理相關活動, 各聯盟並已檢討修正下半年度相關學 術活動規劃。2.期末檢討：本計畫各項工作皆依預定進度完成, 計畫執行成效 良好。目 錄
頁 碼
■成果效益事實報告表 ... 08
壹、基本資料 ... 08
貳、計畫目的、計畫架構與主要內容... 08
參、計畫經費與人力... 10
肆、計畫已獲得之主要成就與成果... 11
伍、評估主要成就及成果之價值與貢獻度... 18
陸、與計畫相關之配合... 29
柒、後續工作構想之重點... 34
捌、檢討與展望... 41
■成果效益自評表 ... 49
晶片系統國家型科技計畫成果效益事實報告表
(92 年度國家型科技計畫)
(請由計畫主持人、執行人填寫)
壹、基本資料：
計畫名稱：晶片系統國家型科技計畫 主 持 人：張俊彥 編號(檔號)： 計畫期間(全程)：2003 年 1 月至 2005 年 12 月 年度經費：新台幣壹拾肆億柒千陸佰玖拾陸萬元(2003) 執行單位：技術處 工業局 教育部 國科會貳、計畫目的、計畫架構與主要內容
一、計畫目的： 1976 年政府所主導推動的 CMOS 半導體計畫與新竹科學園區，歷經二十餘年，造 就園區十萬個工作機會與 1 兆元的產值，同時建立了台灣高效能的製造環境，以及高科 技產品設計、全球運籌能力為核心的國際競爭力,台灣因而從過去勞工密集的產業中脫胎 換骨，一躍成為全球高科技產品的製造、服務中心。此一成功的、激烈的產業變革成果， 實迥異於傳統產業的經營模式，我們稱為台灣的第一次產業躍昇。 台灣的產業未來出路絕非僅以成本競爭為訴求的大規模製造。具體而言，台灣的未 來產業希望在於首先建立以設計與創新價值為主體的新興產業；其後逐步累積其中的核 心競爭力，進而發展以智財、設計、軟體及系統為核心的新興產業—如光電、網路、資 訊、通訊等；最終目標為建立新產品新市場，如此可以帶動國內新的產業發展，全面吸 引國外廠商來台灣合作開發新的產品，為台灣創造商機。 晶片系統國家型科技計畫的目的就是在未來 3-5 年間, 為台灣建立豐富的矽智財 (Silicon Intellectual Property 簡為 SIP)、整合電子設計自動化軟體 (EDA)、提供優良的 設計環境，吸引全球系統設計廠商來使用；使台灣能在製造利基上繼續做強有力的發 揮，同時再開創出新的設計優勢，達到垂直整合的效果，從而在世界半導體、資訊與電 子業扮演舉足輕重的角色。 二、計畫架構： 本計畫之規劃兼顧深度與廣度,同時凝聚產官學研之整體力量, 透過各部會(教育 部、經濟部技術處、工業局與國科會)的執行下列五分項計畫, 以達成落實科技整合、創 造新興產業，建立完整晶片系統(System on Chip,簡稱 SoC)設計環境，扶持新的設計服務 公司、進而開闢設計特區，使台灣成為國際晶片設計中心。三、主要內容： 本計畫共分為五個分項計畫，如下所述： (1) 多元化人才培育計畫 ■ 超大型積體電路與系統設計教育改進計畫 ■ 晶片系統擴大人才教育計畫 ■ 晶片系統工業人才培訓計畫 (2) 前瞻產品設計計畫
■ 以三大晶片系統主軸產品(Wireless, Processor 與 Optical Electronics)為計畫目標， 建置國內自主之主軸產品及其相關的晶片系統設計基礎建設、矽智財、設計能力 和服務。
■ 每一主軸以三大產品推動
■ 每一產品規格完成一個產品設計 Platform
■ 每一產品規格應利用 IP mall 之 Re-usable 矽智財及 Design Service Platform 來完成 Chip set 或 SoC 產品設計
■ 前瞻(配合)計畫的目標為，以載具計畫所建置的晶片系統設計基礎環境、矽智財、 設計能力為基礎，鼓勵廠商延伸產品設計至更高階的產品，或研發新的晶片系統 主軸產品 (3) 前瞻平台開發計畫 ■ 鼓勵國人自行開發設計平台 ■ 鼓勵從事於 SoC 相關之 EDA、測試及驗證之研究 (4) 前瞻智財開發計畫 ■ 建立 SoC 計畫目標所需要的關鍵矽智財 ■ 藉由前瞻產品開發與載具計劃,來確認矽智財的可行性、實用性、和再使用性 ■ 提升台灣矽智財的設計環境和方法，使台灣成為全球 SoC 設計的重鎮。主要工作 包括為： ① 建立自主性的關鍵 IP 技術來源 ② 提昇 IP 整合的系統設計技術 ③ 帶動 SoC 設計的新思維模式 (5) 新興產業技術開發計畫 ■ 建立 SoC 設計者所需之最佳設計環境與服務，完善的通訊網與同步設計環境，縮 短設計時間。 ■ 發展 IP 的商業運作模式，健全全球客戶重覆使用我國的 IP 與合理的付費。 ■ 主要推動工作為： ① 設計平台服務產業之開發 ② 智財匯集服務產業開發
參、計畫經費與人力
一、計畫經費：(以計畫分項內容分述資本門與經常門金額) FY92 晶片系統國家型科技計畫經費使用情況 備註：上述工業局經費金額為尚未立院核定預算數；立院核定後預算數共 294,152 仟元， 其中 90,829 仟元為 2008 國發計畫其他項下管考，故工業局僅管考其 203,323 仟元， 而經採購法招標後金額為 196,803 仟元。 二、計畫人力：(以分項計畫之人年、專長、學歷與年資說明) 經濟部技術處 經濟部工業局 國科會工程處 教育部 合計 人年 646 102 561 411 1720 博士 41 (6%) 8 (8%) 264 (48%) 184 (45%) 497 碩士 457 (70%) 60 (60%) 250 (46%) 205 (50%) 972 學士 112 (17%) 26 (25%) 14 (4%) 22 (5%) 174 專科 57 (7%) 7 (7%) 0 (0%) 0 (0%) 64 學歷 其他 2 (0%) 0 (0%) 11 (2%) 0 (0%) 13 15 年以上 4% 5% 3% 21% 11-15 年 12% 21% 15% 27% 5-10 年 31% 60% 10% 31% 年資(%) 5 年以下 53% 14% 72% 21% 專長：數位與類比 IP 設計、開發、包裝/ 以及靜電放電防護元件/電路設計、輸出入電路設 計、半導體通訊網路與 SOC、資訊通訊、信號處理及 IC 設計、系統工程，無線通 信，射頻元件設計與量測、數位矽智產、混合訊號式積體電路設計及雛型製作與積 體電路佈局、Mixed-Signal Testing、Memory Testing、SoC/VLSI Testing and Design for Test、Software Coding、Mixed-Signal Testing、Semiconductor Process Integration、教育部 顧問室 經濟部 技術處 經濟部 工業局 國科會 工程處 小計 經常門 48,954 909,758 218,323 221,480 1,398,515 資本門 78,446 — — — 78,446 小計(1) 127,400 909,758 218,323 221,480 1,476,961 執行實績(2) (至 12 月累計) 127,400 844,258 205,081 221,480 1,398,219 (2)/(1) 達成率% 100% 91% 93% 100% 95% 單位：新台幣仟元
Product Failure Analysis and Product Control、System level/ Mixed-Signal/ High level SoC Verification, Low Power Design Flow, 0.13um Design Flow, Digital/Memory/Mixed-Signal Testing and Design for Test, Memory Diagnosis and Repair, SoC Testing and Design for Test, 0.13um Low Power DfT Flow, Digital IP Design and Verification
肆、計畫已獲得之主要成就與成果(output)
技術處已獲得與預計 或得成果總計 指標型 ISSCC 國 際會議 IEEE JSSC(IC 設計會議) 其他論文 技術移轉 經費/ 項數 技術創 新項數 技術服 務項數 專利 項數 著作權 項數 已獲得成果 0 1 65 22 17 72 12 6 預計獲得成果 0 1 78 37 27 2 73 7 總計 0 2 143 59 44 74 85 13 工業局已獲得與預計 或得成果總計 指標型 ISSCC 國 際會議 IEEE JSSC(IC 設計會議) 其他論文 技術移轉 經費/ 項數 技術創 新項數 技術服 務項數 專利 項數 著作權 項數 已獲得成果 1 1 預計獲得成果 3 16 7 1 總計 0 0 3 0 17 1 7 1 國科會已獲得與預計 或得成果總計 指標型 ISSCC 國 際會議 IEEE JSSC(IC 設計會議) 其他論文 技術移轉 經費/ 項數 技術創 新項數 技術服 務項數 專利 項數 著作權 項數 已獲得成果 5 15 148 8 0 3 7 12 預計獲得成果 15 30 264 29 0 4 50 52 總計 20 45 412 37 0 7 57 64 92 年度成果總計 指標型 ISSCC 國 際會議 IEEE JSSC(IC 設計會議) 其他論文 技術移轉 經費/ 項數 技術創 新項數 技術服 務項數 專利 項數 著作權 項數 技術處 0 2 143 59 44 74 85 13 工業局 0 0 3 0 17 1 7 1 國科會 20 45 412 37 0 7 57 64 總計 20 47 558 96 61 82 149 78分項一、人才培育
一、教育部： 超大型積體電路與系統設計教育改進計畫自 91 年 6 月開始執行截至本(92)年 12 月10 日止，共推動發展 23 門前瞻專業課程教材、2 門大學部課程、4 門通識課程教材、補 助 30 大學校院 60 門推廣課程並充實其教學軟硬體設備、規劃並推動 2 項跨領域整合學 程、辦理 6 項競賽及 83 場座談、研討、論壇等學術活動。有關課程部分，91 年度規劃 發展 19 門前瞻專業課程及教材，92 年度除增加 4 門新課程之規劃與教材發展，並針對 91 年發展之 19 門課程中的 12 門課程，進行全國性的推廣工作。另外，為加強電子、電 機、資訊大學部學生相關基礎智識及設計能力，特於 92 年度針對大學部 EDA 課程及基 礎類比 IC 設計課程進行檢討規劃，並發展合適教材，以為未來於各校推廣參考。91 及 92 年具體推動成果概述如下。 (1) 改進專業課程，發展規劃前瞻課程共 23 門，91 年度聯盟內共有 33 位教師開課試教， 1,055 名學生修課；92 年度有 60 位教師開課試教 2,403 名學生修課。 (2) 針對聯盟於 91 年度規劃發展之 12 門課程，公開徵求各校開課推廣計畫，共核定補 助 60 門課程於 30 大學校院相關系所推廣開課，充實相關教學軟硬體設備。各聯盟 並提供所發展之教材予各校開課參考使用。 (3) 發展規劃相關通識課程共 4 門，92 年度有 2 門課程開課試教，478 名學生修課。 (4) 完成理工科系所「積體電路設計第二專長學程」規劃，並於 92 年度與本部高教司合 作，補助台灣大學等 10 大學校院開設本學程，以提昇積體電路設計人才量。 (5) 完成「晶片系統法商管理學程」規劃，將於 93 年 2 月開始試辦。 (6) 建立教師與業界合作、學生實習工讀的機制。91 及 92 年度共促成 8 件教師與業界合 作，辦理教授至業界參訪。共有 221 人次教師分梯參訪 25 家公司。
(7) 91 年辦理大學校院積體電路(IC)設計、SIP 設計、CAD 軟體製作、及 FPGA 雛型系 統設計等四項競賽，共約有學生 894 人次參與；92 年度辦理大學校院積體電路(IC) 設計、SIP 設計、CAD 軟體製作、崁入式軟體製作、MSD 碩士論文觀摩及 FPGA 雛 型系統設計等六項競賽，共約有學生 1,300 人次參與。其中「積體電路設計競賽」 更邀請日本、韓國、澳洲等知名大學學生參賽觀摩，並規劃逐步擴大為國際性競賽， 以提高我國在 IC 設計領域之重要性。 (8) 邀請業界專家與學界教師共同研討、座談：91 年辦理 9 場，共有 1,416 參與人次； 92 年(至 12 月 10 日止)辦理 8 場，共 636 參與人次。 (9) 辦理國內相關研討會：91 年辦理 4 場，共有 1,123 人次參與；92 年(至 12 月 10 日止) 辦理 6 場，共 1,531 參與人次。 (10)邀請國外講員來台演講、研討、短期研習：91 年辦理 12 場，共有 1,744 參與人次； 92 年(至 12 月 10 日止) 辦理 8 場，共 1,407 參與人次。(本項學術活動受 SARS 影響， 各聯盟將辦理場次略作調整。) (11) 辦理聯盟課程成果發表、教學研討、課程推廣等研討會議：91 年共 1 場，87 參與人 次；92 年共 9 場，992 參與人次。 (12)辦理專家學者或學生學術交流活動(論壇)：91 年辦理 5 項 11 場次，共有 309 參與人 次；92 年(至 12 月 10 日止) 辦理 6 項活動 15 場次，共有 752 參與人次。 二、經濟部工業局： (1) 晶片系統短期在職人才培訓：培訓 37 班次 1,006 人次。 (2) 晶片系統中長期養成人才培訓：培訓 15 班次，390 人。
(3) 搭配挑戰 2008 之半導體學院建立共通之網站，網站網址 http://www.idb-si.net，以便 利對政府人才培訓有興趣之業界工程師或有意投入半導體之民眾利用。 三、國科會工程處： (一) 執行內容： (1) 國研院晶片中心王建鎮副主任所主持 CIC 配合晶片系統國家型科技計畫基礎環 境建置計畫。 (2) 台灣大學電子所陳良基教授所主持多媒體通訊晶片系統之基礎研究環境建置 (3) 交通大學電工系周景揚教授所主持 SoC 系統整合設計驗證及測試環境建置 (4) 中興大學電機系張振豪教授所主持多媒體通訊 SoC 設計、驗證與測試環境建置 (5) 成功大學電機系劉濱達教授所主持 SoC 基礎環境建置計畫 (二) 已獲得及預計之成果 晶片系統之基礎環境建置計畫已建立前瞻研究與基礎教育設施，除提供不同領 域教授投入 IC 設計，再配合國科會學術整合型研究計畫，帶動大學院校新入行教授 陸續進行 SoC 相關研究，培育人數已達 8000 人次，已有其初步成果。
分項二、前瞻產品
一、經濟部技術處： (一) 業界科專 17 案與學界科專 2 案共 19 案： 在業界科專部分，依據前瞻產品計畫規劃之優先補助三大主軸產品方向，FY92 輔導成立 9 案 SoC 業界科專，其中 5 案業界科專屬於通訊技術領域(包括 Wireless Communication and Broadband Communication)，4 案業界科專屬於光電技術領域(包 括 Digital Video and IA)。(二) 法人科專： (1) 專利獲證及申請： ■「適用於無線通訊系統的單一頻率合成器雙頻傳收機架構」中美專利申請中。 ■「具有相位補償線路的正交訊號增益放大器」通過所內專利審查。 ■「具可自我校正及快速鎖頻功能之頻率合成器」，通過所內專利審查。 (2) 論文：
■ 研討會論文：蔡嘉明，“10Gbps Single-Ended Driver in 0.35um SiGe BiCMOS Technology” Esscirc 2003, Sep. 2003, P289-292
■ 研討會論文：郭俊誠，“A CMOS LVDS with 644MHz I/O Buffer for the Applications of 10Gigabit Ethernet” 14th VLSI/CAD Symposium, Aug.2003,
P53-56
■ 期刊論文：黃立仁，“Plastic Optical Fiber Transceiver Module Design” Computer and Communication Journal, Sep. 2003, P146-152
(3) 研討會：
■ CCL&STC Forum（2003/8/12）
course on IC design.）（2003/10/11） 二、經濟部工業局：
九十二年度通過案件共有九件現均執行中，通過計畫明細如下：
(一) 嘉矽電子、加達士科技聯合申請「5GHz WLAN RF TRANsceiver & PA ICs」 (二) 智勤科技公司「下一代光纖寬頻多樣化服務接取設備及其關鍵性零組件」 (三) 鼎天科技公司「高敏感度定位暨公分級精度 GPS 接收機零組件」
(四) 倚強科技公司「具備影像追蹤及 MPEG-4 視訊壓縮的無線網路攝影機單晶片 (Wirdless IP-Camera) 」
(五) 絡達科技公司「IEEE 802.11 a+b+g 射頻整合晶片開發」
(六) 義隆電子公司「整合 MP3/Voice recoder 之 Compact Disc 單晶片積體電路」 (七) 奇景光電公司「176x240mobile phone,TFT single driver SOC」
(八) 我想科技公司「2.5/1.25Gbps 光通訊收發模組之雷射驅動器及信號放大元件晶片組」 (九) 晶捷科技公司「液晶電視整合控制單晶片」 三、國科會工程處： (一) 執行內容： (1) 成功大學電機系楊家輝教授所主持之 MPEG-4 多媒體資訊家電之整合系統晶片 設計計畫。 (2) 交通大學電工系蔣迪豪教授所主持之 MPEG-4/21 SSooCC設設計計及及新新世世代代行行動動通通訊訊之之 研 研究究計計畫畫。。 (3) 交通大學電工系郭建男教授所主持之高性能單一載具整合晶片系統計畫。 (4) 長庚大學電子系馮武雄教授所主持之嵌入式即時生理檢測訊號系統的 SoC 晶片 設計計畫。 (二) 已獲得及預計之成果 成 果 件 數 已獲得 預計獲得 論 文 18 76 技 術 移 轉 10 技 術 創 新 技 術 服 務 1 專 利 12 著 作 權 35
分項三、前瞻平台
一、經濟部技術處： (一) 業界科專 1 案、學界科專 1 案： (1) 在業界科專部分，FY92 輔導成立 1 案，由華騰科技執行。 (2) 在學界科專部分有 1 案，由清華大學執行。(二) 法人科專： 1. 論文
(1) 研討會論文：鄭舒予、陳怡伶、吳文慶，“Case Study of System-Level Modeling with SYstemC” VLSI/CAD Symposium
(2) 研討會論文一篇：郭思堯、左明正、翁健評， “以 FPGA 及 DSP 實作第三代無 線通訊系統基頻收發機”，九十二年國防訓儲預官成果展論文發表，展示期間： 92/10/24∼92/10/27, (Oct., 2003)。 (3) 先期授權：誠致科技，簽約金 40 萬元。 (4) 技術服務：華邦電子，簽約金 200 萬元：接受華邦電子之委託，協助該公司籌 建 WLAN 無線區域網路產品量測整合測試系統。 2. 專利獲得二項： (1) “用於通訊系統之渦輪碼快速編碼器”，中華民國發明專利-發明字第 177534 號， 國際分類：H03M 7/00，頁數：5657，專利期間：92/4/21~110/12/10, 證書日期： Sep. 2, 2003。 (2) “渦輪碼區段訊息結束的方法與應用此方法之渦輪碼編碼器,” 中華民國發明專 利 - 發 明 字 第 171702 號 , 。 國 際 分 類 :H03M 7/00, 頁 數 .5657 專 利 期 間 : 92/1/21~110/12/10, 證書日期: Jun. 9, 2003。 3. 研討會三場： (1) WLAN 晶片系統設計、測試與驗證研討會 (9 月 1 日至 2 日) (2) ARM Architecture and Instruction Set 技術研討會 (10 月 24 日) (3) SoC 系統設計與技術研討會 (11 月 19 日) (4) 完成 RF SoC 系統嵌入式量測校正基片之設計與開發。 (5) 拜訪產、學、研界，完成籌建能量先期規劃研究報告，以作為未來待籌建能量 之依據。 二、經濟部工業局： 九十二年度共有一件通過現執行中，通過計畫為茂積、亞頌科技聯合申請「DesignJet IC 協同開發專案管理平台」。 三、國科會工程處： (一) 執行內容： (1) 交通大學電工系李崇仁教授所主持之對以智財單元為基系統晶片設計之驗證測 試與診斷技術開發研究計畫。 (2) 台灣大學電機系闕志達教授所主持之具有內建自我測試功能之 5GHz 超低功率 無線通訊系統晶片計畫。 (3) 清華大學電機系林永隆教授所主持之設計自動化、積體電路與系統設計計畫。 (4) 清華大學資工系黃婷婷教授所主持之內嵌式可程式化邏輯模組：新架構及相關 軟體計畫。 (5) 清華大學電機系吳誠文教授所主持之 SOC 可生產性設計：基礎設施 IP 之研發計 畫。 (二) 已獲得及預計之成果
成 果 件 數 已獲得 預計獲得 論 文 9 77 技 術 移 轉 4 技 術 創 新 2 技 術 服 務 1 專 利 5 著 作 權 3
分項四、前瞻智財
一、經濟部技術處： (一) 業界科專 3 案、學界科專 1 案： (1) 在業界科專部分，依據前瞻 IP 計畫之目標規劃，FY92 輔導成立 3 案關鍵自主性 IP 之業界科專，其中凌陽科技的 32 位元 Embedded Processor IP 開發計畫更是發 展 SoC 技術所需最核心之 IP。 (2) 在學界科專部分有 1 案，由中央大學執行 (二) 法人科專 (1) IP Qualification Guideline 公開說明會（2003/9/23） (2) 研討會論文 16 篇 (3) 期刊論文 1 篇：■ Ming-Dou Ker and Chyh-Yih Chang, “High-current characterization of polysilicon diode for electrostatic discharge protection in sub-quarter-micron complementary metal-oxide semiconductor (CMOS) technology”, Japanese Journal of Applied Physics, Japan.
(4) 專利
■ 張智毅與柯明道, “Charge Device Model Electrostatic Discharge Protection For Integrated Circuits”, USA.（已獲得）
■ 柯明道與莊哲豪, “具深 N 型井區之高導通效率雙載子電晶體及其在靜電放電 防護上之應用”, TW, USA, CN. （申請中） ■ 柯明道與林昆賢, “具有元件充電模式靜電放電防護功能之連接器/介面設計”, TW, USA. （申請中） ■ 柯明道、張智毅與侯春麟, “自動化傳輸線脈衝產生系統”, TW, USA, CN, Japan. （申請中） ■ 莊哲豪與柯明道, “避免漏電流之高低壓共容介面輸入端”, TW, USA. （申請 中） (5) 技術移轉： 四家（聯合大學、思達科技、力晶半導體、佳邦科技），簽約金 3,676K 元。 (6) 技術服務： 四家（亞全科技、精拓科技、矽創電子(2 案)、智原科技），簽約金 1,900K 元。
二、經濟部工業局： 九十二年度雖有廠商申請但無案件通過。 三、國科會工程處： (一) 執行內容： (1) 中山大學電機系王朝欽教授所主持之 DVB-T 數位電視接收器創新 IP 設計與 SOC 實作計畫 (2) 中正大學電機系王進賢教授所主持之低功率多媒體晶片系統之貼心(UniCore)處 理器計畫 (3) 中興大學電機系林泓均教授所主持之低功率多標準多媒體無線區域網路系統單 晶片設計計畫 (4) 台灣大學電子所劉深淵教授所主持之百億位元的乙太網路系統晶片設計計畫 (5) 交通大學電工系任建葳教授所主持之用於軟體無線電基頻處理之系統晶片設計 技術計畫 (二) 已獲得及預計之成果 成 果 件 數 已獲得 預計獲得 論 文 58 109 技 術 移 轉 8 技 術 創 新 5 技 術 服 務 專 利 5 19 著 作 權 13
分項五、新興產業
一、經濟部技術處： (一) 業界科專 4 案： 在業界科專部分，依據新興產業技術開發計畫之目標規劃，FY92 輔導成立 4 案業界科專，其中 2 案(由智原科技與創意電子執行)業界科專屬於 IP Mall 服務技術 領域，目前已完成建立 IP Mall 之基礎建設；另外 2 案業界科專屬於設計平台技術服 務領域(由台灣安捷倫與源捷科技執行)，台灣安捷倫計畫案是與國際知名 EDA 大廠 安捷倫(Angilent)合作開發，建立台灣自己的設計平台，協助台灣 IC 設計業者獲得 先進設計工具服務。 (二) 法人科專： IP Qualification 規範制定：與工研院晶片中心共同催生矽智財驗證標準制定聯 盟，並參與 IP Qualification 規範制定，於 92 年 8 月完成初稿，9 月 23 日召開公開說 明會公佈第 1.0 版標準。 完成 FPGA-based 基頻 IP 先期測試評估環境能量籌建，並以此環境測試先前開 發之 Viterbi Decoder IP，演練 IP 試用評估測試項目與程序之設計，以及執行 ViterbiDecoder IP 試用評估。 二、經濟部工業局： (一) 共舉辦 10 場研討會、說明會與相關活動，如下所列。 (1) SoC 發展策略論壇 (2) 國內 SoC 專區推廣招商活動四場 (3) 國外專家來台進行技術交流並舉辦「類比設計技術學程研討會」一場(二人次) (4) 「TW ZigBee」、「Digital Home」、「DSC」、「Home Networking」等四個 SIG 之會
員會議 (5) 舉辦「網路通訊前瞻技術研討會」、「行動影像裝置關鍵技術暨市場研討會」、 「WLAN 晶片系統設計、測試與驗證研討會」、「瑞典無線通訊 SoC 設計及技術 應用研討會」、「AMBA3.0 技術研討會」、及「數位家庭產業發展論壇」等六場 次技術交流會 (二) 共完成 16 份規劃評估與調查研究報告，如下所列： (1) 研擬 SoC 專區相關政策、施行辦法與租稅獎勵措施建議報告 (2) 全國籌設 SoC 專區規劃評估報告 (3) SoC 發展之策略規劃報告 (4) 搭配國發計畫協助於南港軟體園區成立ＩＣ設計研發中心之評估報告 (5) 調查國內各創業育成中心調查研究報告 (6) 蒐集國際技術標準與相關組織之資訊調查研究報告 (7) 搭配國發計畫協助於南港軟體園區成立 IC 設計之創業育成中心規劃評估報告 (8) 搭配國發計畫協助於南港軟體園區成立系統規格制定開放實驗室規劃評估報告 (9) 晶片設計開發工具（EDA）研究報告 (10)國內晶片系統開發平台研究報告 (11) 測試驗證標準與流程之規劃評估報告 (12)初步建置我國半導體資料庫規劃評估報告 (13)我國矽智財產業研究報告 (14)我國矽智財資料庫規劃評估報告 (15)國際矽智財交易機制調查研究報告 (16)IP 驗證與評估機制，並建置 IP 保護銷售模型
伍、評估主要成就及成果之價值與貢獻度(impacts)
分項一、人才培育
一、教育部： 超大型積體電路與系統設計教育改進計畫 91 暨 92 年度執行重點，以課程規劃與教 材發展、課程推廣、促進產學互動交流、規劃並推動跨領域整合學程、辦理相關競賽活 動及學術活動為主，並以跨校聯盟的體系推動上述各項重點工作項目，成效顯著。 在課程方面，全面檢討、改進、發展、開創領域內各項重要課程及其教材，向上規劃並發展領域內相關前瞻課程教材，如「通訊基頻積體電路設計」、「Wireless IC 設計」、 「SOC 設計」等課程；向下並規劃發展大學部類比 IC 設計及 EDA 相關課程。這些課程 及教材藉由聯盟跨校師資合作發展出來，並更進一步透過「課程推廣計畫」，提供給全 國各公私立大學校院相關教師在各校開課參考使用，聯盟並針對特定課程適時召開研討 會議，以協助各校教師瞭解聯盟所開發之課程教材。在這樣以聯盟跨校核心師資合作開 發，再透過課程推廣計畫積極推廣至全國各大專校院的推動模式下，國內相關教師在最 短時間內即可獲得已經消化、彙整之相關資訊及教材，應用於各校相關教學、研討上。 各校師生直接獲益，影響層面擴及全國，極具推動效益。 在學術活動方面，除辦理一般學術研討會外，並積極邀請產業界及國外知名學者專 家來台演講或開授短期研習課程，以提高國內相關師生與業界及國際專家研討、交流的 機會。本計畫所推動辦理的活動內容涵蓋目前國際上前瞻發展之技術及課題，使得國內 在 IC 設計方面之各類專業領域教師及學生都能獲得來自業界及國外最新發展技術及其 相關資訊，全面提昇國內相關教學研究的品質。此外，透過上述產學及國際交流活動， 以及國內論壇、成果發表等各類活動，領域內師生經常有相互交流的機會，也間接地促 使國內相關領域學術界蓬勃發展。
在競賽活動方面，本計畫辦理 SIP 設計、CAD 軟體製作、嵌入式軟體製作、IC 設 計…等六項競賽，以鼓勵學生培養動手實作及創新的能力。部分競賽活動並由業界提供 特定競賽題目，一方面學生得以接觸業界實際處理的相關問題，另一方面也增加國內業 界與學術界較深入的交流機會。此外，「積體電路(IC)設計競賽」已連續二年邀請日本、 韓國、澳洲等知名大學學生參賽觀摩，並將逐步擴大為國際性競賽，除能提高我國在國 際 IC 設計領域之重要性外，也提供國內學術界瞭解所培育學生在國際相關領域的水平。 聯盟在競賽活動結束後，並由獲獎學生簡介其獲獎作品，讓學生彼此交流觀摩，將教室 的界線展延為跨校性的教學活動。各項作為在在增加了學生接觸的層面，對於培養動手 實作、具國際觀的高級設計人才確有實質上的助益。 在計畫推動行政管理方面，透過跨校整合的聯盟推動機制，各校教師在聯盟體系 下，隨時能接觸到跨校性的工作團隊，再藉由聯盟所推動的各項課程教材發展、推廣、 研討、論壇等活動，形成共同體，凝聚了領域內教師之共識，一起成長、提昇，激發出 強大的教學、研究能量，使得領域內各項工作推動更具效率及成效。 二、經濟部工業局： (一) 學術成就 (1) 設置晶片系統人才培訓網站，建置資料庫（廠商、師資及人才）並進行管理 (2) 計畫性引發學術研發能量投入晶片系統領域，建立產學研交流機制並推動合作 計畫 (二) 技術創新：培訓晶片系統相關領域之在職及長期養成工程師，以達到技術擴散之效 果。 (三) 經濟效益：建立產政學研人才發展交流機制，配合產業政策促進人才發展。 (四) 社會影響：可引導理工背景之高級人力具有 IC 設計專業技術能力，俾擴大重點產業 之人力資源供給，以解決半導體產業中 IC 設計人才不足問題，增加人才供給。92 年度可培訓短期在職人才 1,000 人次以上，中長期養成人才 390 人次以上。
三、國科會工程處： (一) 執行內容： (1) 國研院晶片中心王建鎮副主任所主持 CIC 配合晶片系統國家型科技計畫基礎環 境建置計畫 (2) 台灣大學電子所陳良基教授所主持多媒體通訊晶片系統之基礎研究環境建置 (3) 交通大學電工系周景揚教授所主持 SoC 系統整合設計驗證及測試環境建置 (4) 中興大學電機系張振豪教授所主持多媒體通訊 SoC 設計、驗證與測試環境建置 (5) 成功大學電機系劉濱達教授所主持 SoC 基礎環境建置計畫 (二)主要成果： 晶片系統之基礎環境建置計畫以支援晶片系統國家型科技計畫，建立共用設 備，提供 SoC 相關研究計畫所需之設計、驗證及測試等貴重設備，希望藉由此建置 計畫之推動達到資源整合、開放服務及栽培出更多優秀的設計人才，並支援驗收經 濟部技術處學界科專矽智財與協助國內相關教師發展 SoC 設計及驗證技術，且設計 出更多有用的矽智產(Silicon IP)，以協助國內 IC 設計產業的發展及國內電子產業的 再次躍昇。
分項二、前瞻產品
一、經濟部技術處： (一) 業界學界科專(業界科專 17 案與學界科專 2 案共 19 案)協助國內 IC 設計業提昇在 Wireless Communication、Broadband Communication、 Digital Video and IA 等產品之 SoC 設計能量。
(二) 法人科專： (1) WLAN SOC 技術 WLAN IP 是無線網路及資訊網路家電設備的基本無線介面，可提供給國內相關 業者進入此類技術整合解決方案，應用領域包含無線網路卡及存取點、WLAN 家庭網路及裝置，如 PDA、監視器、多媒體伺服器。 (2) Wireless Communication RF 技術 本計畫開發適用於無線區域網路 802.11a、b、g 三種標準的射頻前端電路，可 增加系統的整合度。且所提出的傳收機架構可廣泛的使用於無線通訊系統的射 頻前端電路，可提升國內射頻前端電路開發技術。
(3) Optical Electronics SOC 技術
本計畫開發 1G~10Gbps Optical Transceiver、10GbE PHY 及 Ethernet PHY，期望 建立 Gigabit 高速 IC 設計技術、光通訊 IC 設計技術，並提昇產業競爭力。 (4) 成立新世代 WLAN 研發聯盟
本計畫為整合台灣 WLAN 產業上中下游資源，加速台灣 WLAN Chipset 推出市 場時間，未來並整合國內 WLAN 產業上中下游意見訂定 WLAN 應用市場需求 之產品規格。
九十二年度通過案件共有十件現均執行中：
(一) 嘉矽電子、加達士科技聯合申請「5GHz WLAN RF TRANsceiver & PA ICs」
國內無線區域網路產品世界佔有率達八成，世界知名品牌如 Linksys、Netgear 皆在 台尋求代工夥伴，目前國內相關產品之零組件自製率已達 50%以上，唯射頻 IC 技術 尙無法具體掌握，藉由本案開發產品可使產業技術指標提昇。 (二) 智勤科技公司「下一代光纖寬頻多樣化服務接取設備及其關鍵性零組件」 寬頻網際網路為電信國家型科技計畫三大主軸之一，本案開發之產品涵蓋 NG SDH 及 1Gbps Ethernet 接取設備及其核心晶片，對於我國寬頻網路設備從以 xDSL CPE 端設備為主軸進展至 NG SDH 及 GE Access 等級，具有指標作用。 (三) 鼎天科技公司「高敏感度定位暨公分級精度 GPS 接收機零組件」 GPS 為政府策略性主推之無線通訊產品之一，92 年國內產值達一○二億元，受惠於 汽車導航及手持式裝置定位潮流興起，市場持續成長，產品趨勢為輕薄短小、省電 便宜，高靈敏及高精確度，本案開發之 GPS 基頻晶片，屬無線通訊關鍵零組件國產 化推動項目對產業發展有助益。 (四) 倚強科技公司「具備影像追蹤及 MPEG-4 視訊壓縮的無線網路攝影機單晶片 (Wirdless IP-Camera) 」 順應網際網路寬頻發展趨勢，網路攝影機之應用範圍愈來愈廣，舉凡居家看護、企 業保全、視訊會議等。而本案開發產品即欲將網路攝影機中之關鍵零組件包括影像 顯示引擎、處理器、壓縮數位信號處理器、多媒體擷取控制元件等整合成一顆 IC， 此亦符合 IC 產業朝 SoC 發展之趨勢。 (五) 絡達科技公司「IEEE 802.11 a+b+g 射頻整合晶片開發」
台灣廠商陸續產出 WLAN 802.11 a/b/g 的 BB/MAC 晶片，但缺少 RF 晶片。絡達擬 開發的高整合度 RF 晶片如能順利於九十三年推出，將補足最後缺口，使台灣完全 掌握整個 WLAN 產業，更能在技術層面上向更高頻率與更複雜的調變技術躍進，為 日後發展手機 3G/4G RF IC 及其他高階的高速通訊產品打下深厚的基礎，將台灣 RF 設計實力推向世界級水準。
(六) 義隆電子公司「整合 MP3/Voice recoder 之 Compact Disc 單晶片積體電路」
本案開發產品係應用於 CD， CD 雖屬成熟產品，其關鍵零組件長期均由日韓大廠 所把持，該計畫產品利用目前市場有新需求(加入 MP3 解碼功能)之契機，提出高度 整合之單晶片計畫，且於功能上進一步加以改良，對下游廠商提供成本、功能均佳 之解決方案。對國內之技術提昇及商務業績均極有助益。
(七) 奇景光電公司「176x240mobile phone,TFT single driver SOC」
該公司過去具備有研發 TFT LCD Driver IC 及 LCOS 之經驗，研發團隊技術能力強， 相關產品已量產，目前已著手研發整合所有功能之 132×176 resolution 手機用驅動 IC；本案目標以開發低耗電、高整合度、高解析度之 176×240 手機用彩色 TFT LCD 驅動 IC 為主，產品若開發成功量產後，將對台灣在手機用 TFT LCD 驅動 IC 方面更 具有國際競爭力。 (八) 我想科技公司「應用於 ACCESS 端 3.3V 與 5V 光通訊收發模組可共用之雷射驅動器 及信號放大元件」 該公司是研發光收發模組之關鍵零組件，包括 1.25Gbps 傳輸端之驅動 IC 及接收之
後置放大器，及 2.5Gbps 傳輸端之驅動 IC，產品可同時支援 3.3V 及 5V 電源，提升 了產品的機動性；該產品亦採用 pre-charge 與 pre-discharge 修正電流波形技術來提 高雷射工作速度，具創新技術。該公司對於 155Mbps 光收發模組已有經驗及產品， 以其公司之研發團隊繼續開發本案之光收發模組，若能開發產品成功，將能提高國 內廠商光收發模組的自製率及上中下游的整合能力，並和國際大廠競爭。 (九) 晶捷科技公司「液晶電視整合控制單晶片」 在國內許多家電廠商紛紛投入液晶電視市場來看，家電廠已看好數位電視換機潮， 而該公司於液晶顯示器及面板之控制 IC，具有高效能的研發及解決方案，可整合高 低階的產品，以完整的產品線供應系統廠，依其經驗應可完成產品之開發。 三、國科會工程處： (一) 執行內容： (1) 成功大學電機系楊家輝教授所主持之 MPEG-4 多媒體資訊家電之整合系統晶片 設計計畫 (2) 交通大學電工系蔣迪豪教授所主持之 MPEG-4/21 SSooCC設設計計及及新新世世代代行行動動通通訊訊之之 研 研究究計計畫畫 (3) 交通大學電工系郭建男教授所主持之高性能單一載具整合晶片系統計畫 (4) 長庚大學電子系馮武雄教授所主持之嵌入式即時生理檢測訊號系統的 SoC 晶片 設計計畫 (二) 主要成果： (1) MPGE-4 多媒體資訊家電之整合系統晶片設計計畫以 MPEG-4 為基本架構，整合 多媒體軟硬體網路技術，並設雙處理器之單一晶片系統，研究及開發多媒體資 訊家電系統，並以漸進方式完成無線/有線與 MPEG-4 架構網路資訊家電之系統。 (2) MPEG-4/21 SoC 設計及新世代行動通訊之研究計畫完成基於 MPEG-4/21 標準的 3G 無線接取多媒體高度整合晶片相關技術研發及雛形系統。 (3) 用於寬頻通信之高性能單一載具整合晶片系統計畫完成 0.18umCMOS 10FHz 之調頻式震盪器與除頻器電路設計且發展出一套完整的射 頻微積電元件與高因質因素之電感最佳化之設計流程。 (4) 生理檢測訊號系統的 SoC 晶片設計計畫主要成果價值在收集運動或 靜止中，人體或動物的體內外之生理資訊，提供醫療檢測使用，且配合奈米製 程晶片與醫藥整合，對提昇醫療及診斷品質具有很大的貢獻。預期技術突破有: 1) 數位類比電路整合為一單晶片技術、2) 低頻與微波電路整合的訊號佈局技術、 3) 軟體韌體及硬體電路均衡規劃的資料處理技術、4) 低電磁干擾及無線通訊的 晶片設計技術、5) 生理檢測資訊擷取的軟體及硬體設計技術，均將逐一實現。
分項三、前瞻平台
一、經濟部技術處： (一) 在業界科專部分： 將有降低新購測試機台、晶片設計及晶片製造測試等各方面成本之經濟效益。(二) 在學界科專部分：
發展整合包括指令集設計、編譯器、功率評估、記憶體架構等先進的 SoC 發展技術， 進行在 FPGA 原型上實作之技術。此項技術提供快速發展的環境與流程，協助業界 取得產品開發之先機。
(三) 在法人科專部分：
1.完成新型符合 IEEE P1500 Standard 的測試架構(wrapper)設計。
建立符合 IEEE P1500 Standard 的測試標準架構，運用新型的 wrapper，將有效的減 少 instruction register 數量。 2.晶片系統 IP 測試評估技術 本項的重大技術成果有五項： (1) 鎖相迴路之內建式自我測試技術(PLL BIST) 避免雜訊與晶片輸出入對待測訊號的影響，提高類比訊號測試精確度，測試成 本降低。 (2) 易測積分三角類比數位轉換器(Testable SD-ADC)之設計技術 僅用數位的測試訊號，就可以完成高精確度的類比測試，而且所加入的可測試 設計，並不會影響原設計的精確度，卻可減少測試成本。此技術已於 92 年 6 月 發表論文，並進行專利申請中。工研院對此技術移轉的定價為 100 萬元，蔚華 科技已表達高度興趣。 (3) 「Software-Based Self-Testing」技術 此技術已先期技轉給京元電子，使工研院獲得 150 萬元的收入，也促使京元電 子自行投資此技術 2 年共約 1,600 萬元。
(4) Mixed-Signal Hardware/Software Co-Simulation Technology
更進一步整合自動佈局環境，大幅提供工研院內計畫佈局工作的效率。 (5) 系統晶片產品的評估與驗證環境整合。
■ 針 對 SOC 的 高 階 驗 證 ， 領 先 業 界 建 立 Mixed-Signal Hardware/Software Co-Simulation Technology，讓設計者在設計前期即可驗證設計軟體、數位與類 比電路之功能正確性。同時建立 0.13um 設計流程，並以 EAS whole chip (transistor count 1.8M)進行 Auto Placement & Routing 測試成功。這些技術協助 學界科專經費達 8,200 萬元(含第一年 2,000 萬元，第二年 2,800 萬元，第三年 3,400 萬元)。 ■前瞻晶片系統產品評估與驗證環境，包含系統晶片之架構分析環境、效能評 估流程、以及 IP 模組評估與驗證環境，對於系統晶片產品設計平台之設計與 驗證有加速的效果，系統晶片設計開發時程預估可縮短為原時程之 30%-50%。 二、經濟部工業局： 九十二年度共有一件通過現執行中，通過計畫為茂積、亞頌科技聯合申請「DesignJet IC 協同開發專案管理平台」。因應半導體產業朝 SoC 發展趨勢，未來矽智財之創造、 發展與應用將是我國 IC 設計業者是否競爭力之重要關鍵。而藉由本計畫之開發將有助 於業者在矽智財運用及創造之能力，進而延續我國半導體產業之優勢。 三、國科會工程處：
(一) 執行內容： (1) 交通大學電工系李崇仁教授所主持之對以智財單元為基系統晶片設計之驗證測 試與診斷技術開發研究計畫 (2) 台灣大學電機系闕志達教授所主持之具有內建自我測試功能之 5GHz 超低功率 無線通訊系統晶片計畫 (3) 清華大學電機系林永隆教授所主持之設計自動化、積體電路與系統設計計畫 (4) 清華大學資工系黃婷婷教授所主持之內嵌式可程式化邏輯模組：新架構及相關 軟體計畫 (5) 清華大學電機系吳誠文教授所主持之 SOC 可生產性設計：基礎設施 IP 之研發計畫 (二) 主要成果： (1) 對以智財單元為基系統晶片設計之驗證測試與診斷技術開發研究計畫：已完成軟硬體物件 之靜態互動模型，並實現高階合成之轉換驗證、Delay fault testing based on path inertia 等項目研究且已獲得成果及完成 IEEE 1394 傳輸模型建構與品質分析。 (2) 具有內建自我測試功能之 5GHz 超低功率無線通訊系統之研製計畫：所產出的各 式自我測試電路與方法，如射頻電路與測試電路隔離迴路設計、頻率合成器測 試中 Jitter 量測器電路設計、低功率延遲錯誤測試方法等等皆具有創新性，目前 皆已整理成論文投稿。通訊電路設計方面舉凡極低電壓低功率射頻電路設計、 低電壓類比相關器與頻率合成器設計、低電壓低功率基頻接收電路等等皆已設 計完成且將陸續送交製作。 (3) 內嵌式處理器為中心多媒體系統晶片之設計合成及驗證技術研發計畫：建立一 系列超大型積體電路的合成及驗證的軟體工具並將其應用於所設計的多媒體系 統晶片。所設計的系統晶片將含括有一個 RISC/DSP 核心原件、特定用途的 co-processor、硬體加速器與軟體元件在一個高效能的系統匯流排上。 (4) 內嵌式可程式化邏輯模組：新架構及相關設計軟體計畫在技術上之突破有：1) 發展新的 FPGA Architecture、2)發展之瞬間最大電流演算法可得到精確的數值， 可因而改善 Power Line 的佈線、3)發展 BIST 機制可同時測試與診斷 Embedded FPGA 內之故障、4)發展出一個有效的延遲錯誤模型以利於測試 FPGA，並對新 的錯誤模型開發出一套有效的測試方法、5)發展 Behavior Compiler 的架構為模 組化設計，其中包含可抽換之模組，此模組可以不同之 High-level Synthesis 技術 取代。 (5) SoC 可生產性設計:基礎設施 IP 之研發計畫在建立記憶體、邏輯電路與類比電路 包含靜態與延遲測試、量測、診斷及良率提升等基礎設施 IP (IIP)之開發能力， 並同時研發相關 EDA 工具以將各個 IIP 所擷取出的資訊加以分析診斷，並建立 模型與資料庫。使未來的深次微米製程下 SOC 產品能夠順利得被製造及驗證， 以達可生產的製造良率。同時可以協助國內建立技術能力與提昇其研究水準 外，更能培養 IIP 之開發及整合應用的能力。
分項四、前瞻智財
一、經濟部技術處： (一) 業界科專：
Embedded Processor 是主宰整個 SoC 效能表現的核心 IP，國內在高階 Embedded Processor 的設計技術遠落歐美日各國，凌陽科技的 32 位元 Embedded Processor IP 開發計畫不僅是國內業界開發自主性 Embedded Processor 技術之重要指標，也將大 幅增加台灣未來發展 SoC 產業之競爭力。
(二) 法人科專：
1. IP Qualification & Validation 技術 ■ 完成 AMBA Verification IP 技術開發 ■ 制定 VHDL Coding Guidelines (1Q 2003) ■ 積極觀察/參與亞洲(IP/SoC Meeting)與世界(VSIA)相關組織之矽智財標準 ■ IP 安全交易平台技術子項 ■ 完成 IP 交易平台之基礎架構開發工作，主要功能包括：IP 之註冊、IP 之蒐尋、 IP 交易之合約談判系統 ■ 完成 IP 交易平台入口網站開發工作,提供不同使用權限的會員管理機制 2. IP 安全交易平台技術 ■ 完成 IP 交易平台之基礎架構開發工作，主要功能包括：IP 之註冊、IP 之蒐尋、 IP 交易之合約談判系統。 ■ 完成 IP 交易平台入口網站開發工作,提供不同使用權限的會員管理機制。 IP 安全交易平台主要的應用領域是在提供給 IP Provider、Design House 以及 IC 生產者之間進行 IP 交易，藉由本技術的發展，將有助於進行 SOC 智財線上交易機 制開發，建構完成矽智財線上安全交易平台，加快 IP 的交易速度，並縮短 SOC 設 計業者的設計開發時程。 3. 先進 0.13 微米 CMOS 製程之靜電放電防護設計 ■ 發明兩項專利技術，達到國內技術自主，提升至國際第一流水準。 4. 先進 0.13 微米 CMOS 製程之輸出入單元資料庫 ■ 具面積小、降低系統晶片成本、靜電放電耐壓度高之特色，目前世界僅有 Sarnoff 有此類似功能之技術。 5. 自動化傳輸線脈衝產生系統
■ 全國第一套自動化傳輸線脈衝產生系統(Automatic Transmission Line Pulsing System, ATLP System)，這套系統更是在低廉的成本下建構性能足以媲美國際商業 的 ATLP 量測系統。未來半導體元件的靜電放電特性之模型化與電路模擬都將依 靠傳輸線脈衝產生系統量測結果。所以這套系統不僅可以幫助產品工程師、ESD 防護電路設計工程師或輸出/輸入(I/O)電路設計工程師做快速且可重複性的元件 量測實驗，更可讓工程師迅速獲得正確有效的實驗數據，幫助工程師進行電路設 計，或進行偵錯分析；對於設計低成本、高防護能力的 ESD 防護電路將有極大的 幫助。同時也為國內外積體電路產業提供完善的靜電放電防護元件設計技術驗證 設備，不僅能降低產品驗證所耗費之成本，更能提升產品的國際競爭力以及 Time
to Market 之時效。本技術並於 FY92 Q2 成功將技術移轉至思達科技。 6. 與台灣靜電放電防護學會每年共同舉辦 Workshop 以及 Conference
■ 系統晶片技術發展中心與台灣靜電放電防護學會，由 FY91 開始每年定期舉辦 ESD 相關 Workshop 以及 Conference。FY92 共計舉辦竹科以及南科兩場 ESD 技術論壇 以及一場研討會。第二屆台灣靜電放電防護技術研討會，剛於 11 月 12∼13 日於 交通大學舉行。本次研討會共接受來自產學研的技術論文 38 篇 ，含 2 篇專題演 講，共分 on-chip device, patent issue, high-voltage tolerance I/O design, factory & system issue, advanced technology, materials, TFT panels, whole-chip protection, BiCMOS RF, Latchup issue 等 10 個技術專題。主辦單位分別邀約來自 IBM，同時 也是 IEEE Fellow 的 Steven Voldman 博士以及來自德國的 Horst A. Gieser 博士發表 專題演講，以期促進國際技術交流。 7. 本團隊中「靜電放電防護設計」部份成果豐碩，不僅產出多項靜電放電防護相關技 術，衍生 4 項 ESD 相關申請中的專利以及發表 26 篇論文於國內外期刊，更有多項 專利以及技術技轉於廠商。並於 FY92 榮獲經濟部創新技術獎。 8. 類比數位轉換器電路樣版 ■ 可快速合成多位元之類比數位轉換器，為國內第一套此工具，相較於傳統開發流 程，可從六個月大幅縮減到半個月。
9. 完成 MCD-based SoC Platform 規劃，並完成 DMA IP、UART IP、VIC IP、IEEE 1284 IP、I2C IP 之設計與 FPGA 驗證，以及 Low power IP 設計流程與方法之研究。掌握 完整 MCU-based 設計技術，達到技術自主性並提供高品質可重複使用之 IP 以協助 相關 SoC 計畫進行。
■ 協助引進 ParthusCeva PalmDSPCore DSP IP，並協助科專計畫 WCDMA SoC (OP24) 之進行。
■ 完成 IP Service Web 設計與建立，並開放 User 進行 Beta-Site Test。未來將可藉由 Web 協助使 ITRI 內部之 IP Service 有更好的品質亦更進一步推廣環構計畫之 IP 成果。
■ 與 NSoC Program Office 共同主辦 IP Forum，圓滿結案。期間 NsoC 執行長亦參與 規畫，貢獻甚多。對於了解 Local IP Availability 與需求進一步掌握，有助於未來 正確規畫計畫方向。
■ 持續推動 Taiwan IP Gateway，提供 IP 相關業者虛擬交易平台，將世界知名大公司 之 SIP(矽智產權)導入本管理系統，以利 SIP Search 與 SIP Promotion。
■ Taiwan IP Gateway 90/8/31 正式對外界公開，總共已有 26 個 IP Provider 同意加入 會員 (Maojet, Sota, HwaCom, Sinomatrix, Gerent, Progate, Improv Systems, Aplus, Faraday, Goya, Mentor Graphics, Artisan Components, IPLib, Dolphin Integration, MIPS, ARM, GUC, ARBL, Actrans, Cadence, Legend Design, AnaGlobe, SuperH, Socle, ARC, LSI)。20 家完成簽約，6 家正進行簽約中，共 158 個 IP (統計至 92/11/26)。發出 2200+封媒合 email。
■ 邀請國際知名 Verification 專家 Qualis CTO Mr. Janick Bergeron 至 ITRI 開 Seminar “Advances in Verification Methodologies and Verification IP”，促進國際交流並提升 我技術水準。
二、經濟部工業局： 九十二年度通過案件均執行中，尚無具體之成就與成果。 三、國科會工程處： (一) 執行內容： (1) 中山大學電機系王朝欽教授所主持之 DVB-T 數位電視接收器創新 IP 設計與 SOC 實作計畫 (2) 中正大學電機系王進賢教授所主持之低功率多媒體晶片系統之貼心(UniCore)處 理器計畫 (3) 中興大學電機系林泓均教授所主持之低功率多標準多媒體無線區域網路系統單 晶片設計計畫 (4) 台灣大學電子所劉深淵教授所主持之百億位元的乙太網路系統晶片設計計畫 (5) 交通大學電工系任建葳教授所主持之用於軟體無線電基頻處理之系統晶片設計 技術計畫 (二) 主要成果： (1) DVB-T 數位電視接收器創新 IP 設計與 SOC 實作計畫符合數位電視 DVB-T 標 準之視訊接收解碼器，可接收來自無線天線之 VHF/UHF 信號，解碼並輸出 LCD 或是 PDP 等平面顯示器所接收之 MPEG2 信號。本計畫中預計要開發個 別之晶片，最後將因應市上場小型化與攜帶性之需求，以 SOC 或是 SiP (System-in-Package) 方式來產出單晶片封系裝數統位電視。 (2) 低功率多媒體晶片系統之貼心(Unicore)處理器計畫在建立一個低電壓又高效能 的 RISC/VLIW-DSP 聯合單一核心，並可根據不同多媒體應用來擴充、整合、或 縮減均質或異質(homo- and hetero-geneous) 功能單元(function units)， 透過 VLIW 架構可調整式(Hardware re-configurable)⁄可程式化(software programmable) 之設計概念，發展一個效能導向之晶片系統 SOC 設計平台，以滿足不同 SOC 應 用之設計需求。 (3) 低功率多標準多媒體無線區域網路系統單晶片設計計畫將開發關鍵性模組的晶 片實現與測試及整體系統架構的整合，可望將各類低功率多標準模組的相關技 術之實用價值推廣並技術轉移至業界，培養高性能軟硬體設計人才，以提昇國 內多媒體通訊 VLSI 系統架構與相關軟硬體的設計水準。 (4) 百億位元的乙太網路系統晶片設計計畫探討如何以實際上可取得或實現之光/電 元件，設計符合 802.3ae LX4 規格之區域網路實體層，並同時兼顧降低成本的可 行之道。 (5) 用於軟體無線電基頻處理之系統晶片設計技術計畫在技術上之突破有：1)已完成 VLIW DSP Processor data path 基本架構，被 PAC project 採用、2)建立 DVB-T, DAB 共通之系統模擬平台與接收機雛型架構、3)完成可變長度 FFT 架構與實現、4)
發展 systemC SoC 系統層次設計方法、5)完成乘法器之自動產生。
分項五、新興產業
一、經濟部技術處： (一) 業界科專：完成建立 IP Mall 之基礎建設，將帶動建立 IP 交易模式與提倡 IP 的重覆 使用概念，使國內 IC 相關產業逐漸轉型為具有設計創作及知識經濟之產業結構。 (二) 法人科專：1.配合 NSC 業界科專計畫核定執行項目，建構數位 IP 與微波 IC 晶片系 統測試評估與品質驗證能量，以使用者之角色協助業界評估新開發無線通訊領域晶 片系統產品之可靠度與品質，以促成 SoC 產業之快速與蓬勃發展。2.工研院晶片中 心共同催生矽智財驗證標準制定聯盟，並參與 IP Qualification 規範制定，為台灣矽 智財匯集服務產業與矽智財重用奠定基礎。 二、經濟部工業局： (一) 學術成就 1. 利用多場研討會及技術交流座談會、聯誼會的舉辦，廣邀學術界代表及產業界中的 領導者共同參與，促發業界與學界間的交流與溝通，使得學校課程能培育出產業所 期待的人才，並使得學校教育及跟上產業需求，而在產業變化快速的時代中，人才 的養成能填補各個轉型期之缺口，進而提升台灣產業之國家競爭力。 2. 蒐集近五年之半導體產業資料數據，並規劃建置完整之資料庫，以記錄我國半導體 產業發展之脈動，成為記錄國內產業發展之最完整資訊中心，以利後續研究之進行。 3. 完成多本研究報告，作為產業發展相關前瞻技術之參考。 (二) 技術創新1. 在系統規格創意中心分項計畫中，推動「數位家庭」、「ZigBee」、「Home Networking」 等 SIG 成立，以討論各產業中價格競爭、關鍵零組件的掌控以及彼此間的交流互動 之進行方式等議題，並促進廠商之合作機會以及提昇產業之整體競爭力、談判優勢， 以利後續具發展潛力之產品與技術催生。 2. 利用多場研討會及技術交流座談會、聯誼會的舉辦，廣邀產業界中的領導者以及上 下游廠商，促發產業互動及合作，以突破台灣的產業未來出路，絕非僅以成本競爭 為核心的大規模製造；以目前製造優勢的核心競爭力逐步建立以設計創新與創新價 值為主體的新興產業。進而發展以智財、設計、軟體及系統為核心的創新產業產品— 光電、Processor、通訊等三大主軸產業。 3. 協助推廣 SoC 設計專區，以促進我國 SoC 相關產業之發展，進而推動台灣未來產業 的發展以成本競爭為核心的大規模製造，轉為以設計創新與知識經濟為主體的新興 產業，提升產品之附加價值，重塑我國之國際形象。 (三) 經濟效益 1. 透過在不同場合不斷地倡導 SoC 之重要性，持續改善國內產業相關發展環境與配合 之機制，以改進我國系統單晶片產業之競爭力。緊密的結合硬體與軟體建設，將系 統單晶片整體競爭力予以提昇，使台灣的半導體產業繼續在全球市場扮演重要的角 色。
2. 利用多次廠商訪談的機會，拜會產業中上下游廠商，進而扮演中間的觸媒角色，最 終的目標在期望全球客戶皆可運用台灣設計平台從事 IC 設計，使用台灣矽智財完成 IC 設計，並運用本國晶圓代工公司順利量產，然後將半導體售予全世界終端系統產 品公司組裝成客戶所需產品並行銷全球。 3. 藉由 SoC 發展推動計畫帶動整體電子資訊產業的加速發展，提高產品附加價值，比 現有製造為主的利潤增加數倍至數十倍，促使國民就業率與平均所得提高，增進社 會蓬勃發展。 (四) 社會影響 1. SoC 專區的推廣，可望藉由 SoC 相關業者群聚效應的發揮，引發更廣大的週邊商機 之需求，除了在 IC 設計本業上，其他產業亦可因需求面擴充，而產生人員增聘需求， 進而提高就業率以及國民生活水準。 2. 待 SoC 產業環境之基礎建設建置完全後，期待將可吸引國內/外優秀人才至國內就 業，以及促進廠商投資和國際間的交流合作機會，對我國國際形象將有極正面的助 益。
