8-1 前言
在電漿蝕刻控制中，雖然能控制平均的電子密度在固定的目標值上，但實際情 形就如同本論文中所模擬的分佈，並非每一個位置都是相同大小的電子密度值，
故在控制蝕刻的平坦化方面並無法利用改變壓力或輸入功率進行改善，這點實在 是非控制器所能控制的，也因此，激發本人對此一部份投注的研究，進而產生創 新的思維，也就是利用 bias 來改善電漿蝕刻的均勻度。
8-2 bias 的原理
為了增加離子到達 wafer 的能量，在第二章對 TCP 的介紹中即可瞭解，在腔體放 置 wafer 處下方會架構一個 RF-power，也就是所謂的 bias-power。其工作原理 乃是利用 RF-power 的高頻率變壓，如圖 8-1 所示，連接 RF-power 為 Va 面，另 一面為 Vb 面，RF 乃是快速的作週期性的電壓變換，由圖中可以看出如 Va 面產 生的電壓般，當一開始由 Va 變成負 1KV 的電壓時，可以看見 Vb 面也感應產生負 1KV 大小的電壓，開始吸引 Ion 到達（充正電），故在 Va 維持負 1KV 時，Vb 的電 位由於離子的到達而上升。當 Va 變換到正 1KV 時，Vb 面也感應而變增加 2KV 的 電位，加上先前吸引的 Ion，所以電位會比正 1KV 要多，當 Va 維持在正 1KV 時，
由於電子速度遠比離子快，所以此時 Vb 面大量吸收電子，導致電位下降的很快。
如此不斷的轉換後，由於充 Ion 正電少、充電子負電多，由於電荷開始累積，半 週期充正電荷和負電荷最後會平衡，所以幾個週期後會在 Vb 面形成一個負電位 的偏移，也就是所謂的 bias。
圖 8-1 Bias 形成的過程圖
8-3 均勻度的構思
模擬程式建構完成後，在不斷的改變參數來模擬電漿分佈狀態的結果發現，無 論如何改變壓力與輸入功率，均發現在同一腔體高度下，電漿電位並非平坦分 佈，由於影響電漿蝕刻主要是接近 wafer 的部分，由模型的數值觀察不加 bias 時接近 wafer 的電位分佈，當高度為 0.14 公尺、半徑由腔體中心至腔體外壁時
（亦即從 0 至 0.2 公尺時），可以得到如圖 8-2 所示。
為了更一步驗證此一分佈的正確性，發現由蕭雅光【16】所做論文可得到驗證。
其論文中乃是利用探針在電漿腔體內移動來收集不同位置電位的大小分佈，利用 其所做的實驗之中距離 wafer 最接近的一個高度所量測的電位分佈，如圖 8-3 所示，可以發現與本模型所得之數據有相類似的曲線，因此證明了此一分佈的正
Va
Vb +KV
Vb -KV
Va +KV RF
-KV
確性。雖然其所收集的電漿與本模型的反應氣體不同，但不同氣體在分佈上的差 異不大，較大的差異大多存在於數值大小的不同之上。觀察其收集的數據分佈 中，在低壓時趨勢線與本模型所呈現的結果相差不多。
0 1 2 3 4 5
0 0.05 0.1 0.15 0.2
Radius (m)
Voltage (V)
電漿電位
圖 8-2 Ar,12mTorr,400W(Z=0.14m)
圖 8-3 探針量測電位大小分佈【16】
根據電漿理論，離子受 sheath 的電壓差而被加速吸向 wafer，造成轟擊、化 學反應等作用，而加上 bias 便是在 wafer 處形成一個加強的電壓降，有利於離 子的加速與能量的增加，由林志忠【17】論文的研究結果顯示，當 bias 的數值 越大，所產生的蝕刻率會越好，也間接的證明了離子獲得能量越大，蝕刻率越大 的關係，其論文中對 bias 與蝕刻率的研究整理圖形如圖 8-4 所示。
從圖形中可以更清楚的看出電漿蝕刻率要高，則 bias 就必須要調大，也就是 兩者間存在一個正相關性，也由於此一特性，在控制壓力與輸入功率均無法達到 均勻化的窘境中，提供了學生對均勻化可能可使實現的構思。
構思的構造如圖 8-5 所示，利用 bias 的大小不同，在特定區域給予 bias 電壓，
用來改善電漿原本呈現不均勻的電位分佈。由於電位的分佈不均，導致電漿蝕刻 時的不均勻（一般在 wafer 中間蝕刻較深，到了外圍蝕刻變淺），因此藉由 bais 的補償，期望將 wafer 上方的電漿電位分佈維持在一定值，藉此來達到所謂均勻 化（uniform）的目標。
圖 8-4 蝕刻與 bias 大小關係圖【17】
RF
圖 8-5 創新 bias 的構造
8-4 結果與討論
利用先前所設計的 bias 來進行模擬，假設 bias 中央為接地，如圖 8-5 所示，
而外圍給予產生 1.5V 的偏壓，其圖形分佈如圖 8-6 所示，由於目前所實驗的機 台為六吋的 wafer，因此在此僅考量到半徑 0.14m 部分即可。配合上先前圖 8-2 的分佈，吾人可以得到一經過補償的電壓降分佈，如圖 8-7 所示。經過補償後發 現，電壓降隨半徑增加而產生的差異在小於 1V 之間，也就是可以成功的讓電壓 的分佈維持在一定的目標值上，藉此達到均勻化的目的。
如果要將差異量更佳化，可以進行更多圈的設計構造，若考慮四層的構造，其 bias 分佈如圖 8-8 所示，經過補償後的電漿電位分佈如圖 8-9 所示，發現差異 量小於 0.5V，更佳使電位分佈均勻化。若中間部分也需要增加偏壓來提高蝕刻 率，則可將圖 8-5 中接地的部分接到 RF-power 的地方，藉由改變電阻來影響所 產生的偏壓大小，利用此種構造，吾人便可在兼顧均勻化與蝕刻率的情形下，讓
電漿蝕刻設備更為完善與精密。
-0.5 0 0.5 1 1.5 2
0 0.05 0.1
Radius(m)
Voltage(V) bias電壓(V)
圖 8-6 RF 產生之偏壓分佈
0 1 2 3 4 5
0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 Radius(m)
Voltage(V)
補償後電壓(V)
圖 8-7 補償後之電壓大小分佈
-0.5 0 0.5 1 1.5 2
0 0.05 0.1
Radius(m)
Voltage(V) bias電壓(V)
圖 8-8 四層構造所產生的 bias 電位大小分佈
0 1 2 3 4 5
0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 Radius(m)
Voltage(V)
補償後電壓(V)
圖 8-9 四層構造之 bias 補償後之電漿電位分佈