第二章 60GHz 使用覆晶封裝技術之反對稱二極體混頻器
3.6 實作三，使用除八除頻器具閃爍雜訊改進之雙重降頻混頻器與頻率規
(TSMC 0.13μm CMOS)
3.6.1 研究動機
LO 切換開關級對輸出端貢獻的低頻雜訊電流，o n, 4
V
ni I
S T
，在 使用兩級的混頻器降頻兩次後，對
i
o n, 有改進的作用，但是 fLO1、 fLO2 這兩個頻率該如何配置才能達到最好的改進效果?而另一方面，fLO1 與 fLO2的關係也會牽扯到 spurious 的產生，當然，我們希望 spurious 越少越好，一旦fLO1和 fLO2決定之後，便可設計所需的除頻器，除頻 器的加入使 LO2 的S變大，對i
o n, 的改進也有幫助。3.6.2 電路設計
(1) 電路架構
此次電路實作，除了使用雙重降頻的方法來降低
i
o n, ，另外一個重 點就 是 LO1和 LO2的頻率 規劃，從 3.3.5中 推導出除 頻器的除 數與fRF、 fLO1、 fLO2諧波項的關係為：
z x n y x
，這些諧波項以5階為 限，分別做出 z x 、 y x 兩個矩陣交互計算，利用Matlab做出除 數 n 與spurious數的圖，如圖(3.18)所示，由圖中可知除8除頻器是最佳
第一級的混頻器是 Micromixer，能提供一寬頻輸入電阻匹配，不 同於傳統的吉伯架構混頻器需要外加一匹配電路，而且只要單端的輸 入 既 可 產 生 differential 的 電 流 ， 使 得 混 頻 器 有 較好 port-to-port Isolation。第二級則使用吉伯架構混頻器，負責混頻 IF1 與由除頻器 取出來的 LO2 IQ 訊號得到 IF2，在第二級還加上靜態電流注入裝置
如果使用其他2種方法，則會有除數4或除數2的諧波項出現，使
3.6.3 晶片量測結果
圖(3.51) 使用除八除頻器之雙重降頻混頻器與不同的LO power
(3) CG&P1dB @
LO frequency 1GHz
，VC 0.3
V ：2 4 6 8 10 12
0 3 6 9 12 15
Conversion Gain(dB)
LO Power(dBm) [email protected]
圖(3.52) 轉換增益
-40 -35 -30 -25 -20
6 9 12 15
Conversion Gain(dB)
RF Power(dBm) [email protected]
圖(3.53) 轉換增益 VS. RF power(P1dB)
圖(3.54) 使用除八除頻器之雙重降頻混頻器die photo (1.1 x 1.2 mm2)
3.6.4 結果與討論
由本次的實作中不只看到調整注入的電流會得到不同的改進效 果，其中注入越多電流，改進效果越好，可得到最低的1/f corner，也 同樣得到使用較低的 LO 頻率及較大的 LO power 對於閃爍雜訊的改
進有幫助，因為： , 4
( ) ( ) ( )
o n n n
I I
i f V f V f
ST
A
。從本次實作三中
可以看到，相較於實作二的電路，1/f corner 改進至1MHz 左右，大大 的被改進，主要是因為這次 LO1與 LO2頻率的頻率差距被拉大到8倍 之多。
表3.6 Dual conversion mixer with divide-by-8 prescaler and frequency planning
模擬與量測結果
Dual conversion mixer with divide-by-8 prescaler and frequency planning
(TSMC 0.13μm CMOS) (1.1 x 1.2 mm2)
Ite m Measure ment
Fre quenc y(GHz)
RF/LO1/LO2/ IF 1.125/1/0.125/0
Conversion Gain(dB ) 13
Mi xer flicker noise corner(MHz ) 1
Mi xer white noise(dB) 19
IP1 dB (dB m) -25
Suppl y Voltage(V) 2.5
Suppl y Current(mA) 63
3.7 實作四，加入動態式電流注入與電感降低閃爍雜 訊之吉伯特混頻器
(TSMC 0.18μm CMOS)
3.7.1 研究動機
CMOS 製程技術具較易積體化的優點可實現系統單晶片(SOC)，
如此將大幅縮小面積更可降低生產成本，生產成本降低代表著價格的 下跌，因此將會使得更多人享受行動通訊及無線網路之便利。
接收機架構中最經濟的直接降頻架構，若要在 CMOS 製程上實 現，其 SNR 受閃爍雜訊的影響很大，所以本電路設計將實現電流注 入之降頻器電路以降低接收機的閃爍雜訊。由於傳統的靜態電流注入 電路會有熱雜訊升高以及線性度變差等問題，因此這個電路使用動態 式電流注入技術，在不影響增益、線性度以及熱雜訊的狀況下，仍然 能降低閃爍雜訊。另外在電路中還加入電感的使用，目的在解決開關 雜訊中的間接開關雜訊。
3.7.2 電路設計
(1) 電路架構與整體電路架構
本次所設計具電流注入之降頻器的電路架構，如圖(3.55)所示，雙 平衡式的吉伯特混頻器為主要核心，由於這類混頻器低頻雜訊的主要 來源是中間的LO開關級，有直接開關雜訊和間接開關雜訊兩種機 制，對直接開關雜訊來說， o n, 4
V
ni I
S T
，所以電路中加入動態式電 流注入來減少流經LO開關的DC電流，藉此減少所貢獻的低頻雜訊，
再來間接開關雜訊主要是由LO開關source端的寄生電容受到充放電
另外在 IF 輸出端為 BJT common collector amplifier，不僅提供量 測上的方便外，也降低了輸出阻抗，使得接到 50 Ohm 時的轉換增益
3.7.3 晶片量測結果
圖(3.57) 加入動態式電流注入與電感的混頻器與不同的LO power
(3)
LOpower
5dBm
，LO frequency 1GHz
、2GHz
：-40 -30 -20 -10 0 -10
-5 0 5 10 15
Conversion Gain(dB)
LO Power(dBm)
Vc=0V Vc=0.2V Vc=1.8V
圖(3.60) 轉換增益 VS. RF power(P1dB)
(5) 加入動態式電流注入與電感的吉伯特混頻器die photo：
圖(3.61) 加入動態式電流注入與電感的吉伯特混頻器 die photo (0.8 x0.85mm2)
3.7.4 結果與討論
可以看到，相較於實作一的電路，1/f corner 改進至3MHz 左右，大大 的被改進，主要是因為這次混頻器不只多加了電感進去共振掉間接開 關雜訊的來源電容，還加大了混頻器的 size，從閃爍雜訊的根本，Vn， 去做改進，Vn和電晶體 size 是成反比的，所以加大 size 後Vn就會變 小。
表3.7 Gilbert Mixer with Dynamic Current Injection and Inductor 模擬與量測結果
Gilbert Mixer with Dynamic Current Injection and Inductor (TSMC 0.18μm CMOS) (0.8mm x0.85 mm)
3.8 實作五，使用 BJT 緩衝器具有閃爍雜訊改進之雙 重降頻混頻器
(TSMC 0.18μm CMOS)
3.8.1 研究動機
對於 CMOS 吉伯特混頻器，我們將之分成三個部分來探討各自 對輸出端的低頻雜訊貢獻，分別是輸入轉導級，LO 開關級，輸出負 載。關於輸出負載，我們可選用電阻作負載，這樣可免去對輸出端貢 獻低頻雜訊 ;對於輸入轉導級，這邊產生的閃爍雜訊則會被 LO 頻率 混到較高的頻率去，而不會對輸出端貢獻低頻雜訊 ; 最後，我們可 看到，輸出端的低頻雜訊大部分都由 LO 開關級貢獻，其主要原因是 LO 開關級的閃爍雜訊的存在使開關時的 zero-crossing 點被誤認，可 能提前或延後
t的時間，這個
t由Vn和 LO 擺幅的斜率S 來決定，等 式為 t Vn S
，而在這個
t的時間內便對輸出端造成2I 的雜訊脈衝，最後可估算出這個雜訊電流的大小， o n, 4
V
ni I
S T
，本次的電路設計 就是針對T 和 I 來做
i
o n, 的改進，及使用無閃爍雜訊的 BJT buffer。3.8.2 電路設計
(1) 電路架構
本次設計利用兩個混頻器來做降頻兩次的工作，目的在降低閃爍 雜訊，第一級的混頻器它的 RF 為 5GHz，LO 為 4GHz，因為第一級 的 LO 頻率較高因此會有較大的閃爍雜訊，但是它的 IF1 設定在仍大
於 1/f corner 因此訊號不會被打斷而可以順利進入第二級的混頻器，
在 IF2 輸出端為 common drain amplifier，不僅提供量測上的方便 外，也降低了輸出阻抗，使得接到 50 Ohm 時的轉換增益不至於掉太
(1)
RF
5
GHzLO1 4LO2
4
GHz，LO1power
-1dBm
，圖(3.64) 使用BJT緩衝器之雙重降頻混頻器與不同LO2power
(3)
RF
5
GHzLO1 4LO2
4
GHz，VC 0.9
V ：-10 -5 0 5 10 15
(6) 使用BJT緩衝器之雙重降頻混頻器的die photo：
圖(3.69) 使用BJT緩衝器之雙重降頻混頻器die photo (1.1X 0.8 mm2)
3.8.4結果與討論
由圖(3.63)可清楚的看到調整注入的電流會得到不同的改進效 果，其中注入越多也就是流經 LO 開關級電流越小，改進效果越好，
可得到最低的1/f corner，在本次實作中 RF 操作的頻率是5GHz，LO1 是4GHz，LO2是1GHz，因為閃爍雜訊與 LO 的頻率是成正比的，所 以1/f corner 相較於之前的實作高，是40MHz。另外從圖(3.64)、圖 (3.65) ，因為： , 4
( ) ( ) ( )
o n n n
I I
i f V f V f
ST
A
，可看到當我們調整 LO1 power 時，1/f corner 的變化不若調整 LO2 power 大，從這邊可看 出就降頻兩次的架構下，第二級的混頻器果然是低頻雜訊的主要來 源。
improvement 模擬與量測結果
Dual conversion mixer and BJT buffer with flicker noise improvement (TSMC 0.18μm CMOS) (1.1 x 0.8 mm2)
Ite m Measure ment
Fre quenc y(GHz)
RF/LO1/LO2/ IF 5/4/1/0
Conversion Gain(dB ) 5.8
Mi xer flicker noise corner(MHz ) 40
Mi xer white noise(dB) 14.6
IP1 dB (dB m) -28
Suppl y Voltage(V) 2.5
Suppl y Current(mA) 26.1
3.9 不同增益的低雜訊放大器抑制系統雜訊的能力
3.9.1 研究動機
將實作三的使用除八除頻器具閃爍雜訊改進之雙重降頻混頻器 前面接上一個操作範圍為0.1GHz~2GHz、增益40dB及NF=1dB的LNA，
然後量 測 LNA加 上混頻器的雜訊 表現，可發現在 原先 LOpower打 8dBm而且電流注入設定電壓在0.3V的時候得到最佳的1/f corner為 1MHz，如圖(3.51)，現在被改進到300kHz的地方，見圖(3.70)。
0.1 1 10 100
0 2 4 6 8 10
NF(dB)
IF Frequency(MHz)
圖(3.70) LNA加上使用除八除頻器之雙重降頻混頻器的雜訊表現 因此當我們設計一主動式混頻器來放入接收機系統使用時，我們 利用了加大的size、加除頻器使用、改成雙次降頻、多加電流注入裝 置及打入較大的 LOpower等作法來想辦法改進主動式混頻器低頻閃 爍雜訊，但是卻會有其他的trade-off，如功率消耗、速度、面積增加
考量種種的接收機系統設計trade-off，若我們想改進整個系統的
現，針對不同增益的LNA研究其抑制雜訊的能力，將LNA本身的NF1 設為1dB，當增益為10dB、15dB、20dB及40dB時，作NF2對NF 的圖，
如圖(3.71)，由圖中可看出LNA的增益需比mixer的白雜訊(NF2)多5dB 以上才具有對雜訊有抑制的效果。
舉個例子來看，見圖(3.72)，當mixer的白雜訊為15dB時，此時只 要設計一個增益20dB的LNA就有改進整個系統1/f corner的效用，而不 用把增益設計成30dB或40dB的，也許較大的增益會將corner提前的更 多，但LNA也是有自身的trade-off要考量，如增益跟線性度的trade-off。
圖(3.72) 增益20dB的LNA對NF=15dB的mixer改進1/f corner 關於零中頻或低中頻接收機系統設計時，閃爍雜訊是我們所要面 對的一個重要問題，設計一個低雜訊的mixer的確是大有幫助，但是 若是為了達成這個目標付出的trade-off不切實際需求時，從LNA設計 去考量會使系統更易符合規格。
第四章
結論
本論文第二章利用了 WIN 0.15μm PHEMT 製程，實作與量測
“ 60GHz 二極體4倍頻次諧波混頻器”以及“結合放大器的60GHz 二 極體4倍頻次諧波升頻混頻器”， 並利用覆晶封裝的技術，實際量測 flip chip 前後的區別。第二章實驗一，“60GHz 二極體4倍頻次諧波 混頻器”，本電路可作升頻也可作降頻使用，所以量測數據也針對升 頻與降頻來做分類，我們可看到升頻與降頻的轉換增益為-18dB、
P1dB 點約落在-3dBm 處和 RF 頻寬約為10GHz，與 flip chip 後的數據 做比較，發現轉換增益為-19dB、P1dB 點約落在-4dBm 處和 RF 頻寬 約為10GHz，所以可以說，4次諧波反對稱二極體混頻器降頻與升頻 的電路特性基本上很相近，flip chip 後除了多一些轉換增益的耗損，
且輸入的 LO 功率大一些外，其電路特性不太會受到影響。同樣的，
第二章實驗二，“結合放大器的60GHz 二極體4倍頻次諧波升頻混頻 器”，為了彌補被動二極體混頻器只有轉換損耗，因此加上一操作在 60GHz 的增益放大器，本實作只供升頻使用，轉換增益為6dB、IP1dB 點約落在-6dBm 處、和 RF 頻寬約為2GHz，與 flip chip 後的數據做 比較，發現轉換增益為5dB、P1dB 點約落在-6.5dBm 處和 RF 頻寬約 為2GHz，flip chip 後除了多一些轉換增益的耗損，且輸入的 LO 功率 大一些外，其電路特性不太會受到影響，即使在如此高頻，其覆晶 封裝的技術仍然是可行的。
論文第三章，主要在研究主動式混頻器的低頻閃爍雜訊來源與改 進方法。第三章實驗一，利用TSMC 0.13m CMOS製程完成兩個電 路“使用靜態電流注入混頻器”與“使用動態電流注入混頻器”，實 驗結果顯示主動式混頻器的1/f corner會受不同注入電流而改變，當注
論文第三章，主要在研究主動式混頻器的低頻閃爍雜訊來源與改 進方法。第三章實驗一，利用TSMC 0.13m CMOS製程完成兩個電 路“使用靜態電流注入混頻器”與“使用動態電流注入混頻器”，實 驗結果顯示主動式混頻器的1/f corner會受不同注入電流而改變，當注