研究動機

第一章導論

1.1 研究動機

一般超外差接收機雖然佔有設計及功能上的優勢，但是由於製作上所需的模組必須仰賴外接元件以達到規格的要求，無法將系統進一步整合，因此整合度高的直接轉換式架構與低中頻接收器成為現在熱門的接收機架構。

所謂的直接轉換式架構就是在接收模式下所收到的射頻訊號先經過低雜訊放大器增強訊號強度後，直接由本地振盪訊號降至基頻訊號頻率。由於本地振盪訊號頻率與射頻訊號相同，沒有鏡像訊號的問題，不須在混頻器前再外一個鏡像抑制濾波器。此外，訊號過一次降頻後，直接產生直流附近的基頻訊號，而頻道選擇及增益調整的功能則是藉由晶片中的低頻濾波器及可變增益放大器於基頻下進行。而低中頻接收器就是將射頻訊號直接降頻至幾百KHz附近，其架構和直接轉換接收機大致相同，並不需IF級與外接濾波器，適合高度整合成系統單晶片，而且沒有直流偏移的問題。不過，在鏡像頻率問題跟超外差接收器一樣，不過解決方式不同，因為沒有鏡像抑制濾波器存在，

所以利用正交相位的架構去消除鏡像頻率。最後，低中頻接收機設計上則需考慮到image-rejection ratio的問題，因為電路設計時所造成的增益與相位的不匹配，均會使得特性無法達到預期的結果。

雖然直接轉換架構與低中頻架構有許多好處，但是因為其IF訊號

出現在很低頻的地方，所以閃爍雜訊的問題就顯得非常重要，對於使

用在零中頻或低中頻架構中的混頻器來說，在混頻器輸出端所出現的

低頻雜訊，會對降至基頻的IF訊號產生干擾，使直接降頻至基頻的訊

號雜訊比降低，進而影響到整個接收機的靈敏度(Sensitivity)。本論文

主要在研究主動式混頻器的低頻閃爍雜訊來源與改進方法。

為了滿足大的資料傳輸率的無線通信需求，57-64GHz是最近很熱門的頻段，而且在60GHz這個頻段，大氣中的氧氣吸收率達極大值 (10~15dB/km)，可以減少通道間的相互干擾，有利於短距離通信。操作在60GHz這樣高的頻率，其對應的波長

相對的小，使得在做電路設計時，不論是天線的長度設計或是電路內部的走線，也相對的變小。因此本論文選擇用微波理論來設計60GHz二極體4倍頻次諧波混頻器

1.2 論文組織

本篇論文將利用 TSMC 0.18um、TSMC 0.13um、WIN 0.15µm PHEMT 製程技術來設計晶片。本論文分為四個章節，第一章為導論;

第二章為60GHz 使用覆晶封裝技術之反對稱二極體混頻器，由於操作

頻率夠高，所以在實作中都是利用傳輸線觀念來做設計；第三章為射

頻 CMOS 主動式混頻器之閃爍雜訊改進之研究，探討 CMOS 主動式

混頻器的雜訊成因，並針對低頻閃爍雜訊做改進;第四章則對上述的

所有電路設計與實作結果做個結論。

第二章

60GHz 使用覆晶封裝技術

之反對稱二極體混頻器

2.1 前言

為了滿足大的資料傳輸率的無線通信需求，一個非常大的頻寬是必要的，由美國聯邦通信委員會(FCC)所定義的一個乾淨、無執照的頻段：57-64GHz 將是滿足這個需求最好的選擇，此規範所定義的資料傳輸率至少有1Gbps，甚至超過2Gbps，而且在60GHz 這個頻段，

大氣中的氧氣吸收率達極大值(10~15dB/km)，見圖(2.1)，這可以減少通道間的相互干擾，有利於短距離通信。操作在60GHz 這樣高的頻率，其對應的波長相對的小，使得在做電路設計時，不論是天線的長度設計或是電路內部的走線，也相對的變小。[1]-[3]

圖(2.1) 微波在大氣中衰減的情形

本章所製作的毫米波積體電路晶片(MMIC)是用穩懋公司所提供的通道長度 0.15μm pHEMT 技術， pHEMT 的截止頻率 (

f ) 為

88



2.2GHz

，最大震盪頻率(

f

_max)為

183 11.2GHz

 ，薄膜電阻(TaN

 



容皆為40040 pF/mm 。本章的實作以應用在60GHz 的二極體混頻器(diode mixer)為主，其優點比起電阻式混頻器(resistive mixer)和吉爾伯特混頻器為可以不需要直流功率消率，儘管二極體混頻器的轉 IF 均無 overlapping 的話則較窄頻，overlapping 的解釋為，IF 的頻率可高於 RF 頻率的混頻器，否則稱之 non-overlapping，而且此電路線性度不佳，具低的 P1dB 和 IIP 點，還有它的 spurious 信號完全沒有辦法被壓縮。

因此，若再加入一個二極體，將其方向與原來的相反對接，如圖 (2.3)(b)，這樣的接法稱反對稱二級體對(anti parallel diode pair)，比起圖(2.3)(a)中的單個二級體，反對稱二級體對在每個 LO 週期裡可被導

cos cos cos3 cos5

當我們在設計反對稱二極體次諧波混頻器時，常用增加兩訊號間 Isolation 的能力。反對稱二極體對左邊的的兩傳輸線段，

@ 2

最後做 IF 訊號的取出，設計兩傳輸線

@

4

f^RF串聯加在電路中，IF 訊號從中間取出，這個取出的節點對 RF 訊號看來是開路，且 LO 訊號又已被另外的線段短路到地，所以只有 IF 訊號能在這裡出現，這兩傳輸線

@

4

f^RF

 的作用等於是一個低通濾波器，IF 訊號之所以不從反對稱二極體對的右邊取出，主要是因為 IF 訊號的頻率跟 LO 訊號的頻率比 RF 訊號的頻率近，因此兩訊號間互相干擾的機會大，而且 LO 訊號的能量通常遠大於 RF 訊號的能量，會有 LO 與 IF 間的 Isolation 問題。[6]-[9]

LO λ/4@ƒRF

λ/4@ƒRF

λ/4@2ƒLO

λ/4@ƒLO

λ@ƒRF

圖(2.4) 4倍 LO 頻率的次諧波混頻器

2.3 基本放大器設計原理

一般在做放大器的設計時有幾個重要考量，其中最重要的是穩定度和阻抗匹配的問題，穩定度是希望此放大器不要發生振盪問題，而阻抗匹配則是希望能將最大的輸入功率傳送到負載端，底下則針對這兩部分進行討論[10][11]。

2.3.1 穩定度

數平面以外，且

S 和

₁₁

S

₂₂ 均小於 1，則不管輸入匹配網路、輸出匹配

當電路無法確保不會震盪時，一般作法如圖(2.7)所示，四個方式利用外加電阻，提高穩定度，

(a) (b)

(c) (d)

圖(2.7) 四種外加電阻提高穩定度方式

圖(2.7)(a)為串聯一個小電阻、圖(2.7)(b)為並聯一個大電阻，這兩種方式比較使用在一般的驅動放大器或者功率放大器，因為若電阻放在輸出端會降低輸出的功率。而圖(2.7)(c)為串聯一個小電阻、圖(2.7)(d) 為並聯一個大電阻，這兩種方式則是比較適合在設計低雜訊放大器 (LNA)時，因為若將電阻放在輸入端則會增加整體電路的雜訊。

2.3.2 阻抗匹配

設計 60GHz 驅動放大器時，一定以輸出端以及輸入端能達到共軛匹配，達到最大的 transducer power gain 為匹配目標 (

G

_A 

G

_P 

G

_T)，而此條件只發生在

K

1， ²¹ ²

( 1)

G S K K

 S   解

才存在。

2 2 2 2

P power delivered to the load G P power available from the source

S or S

S S

P power delivered to the load

G S

P power input to the network S

 

P power available from the network

G S

P power available from the source S

 高達 60GHz 的時候，bonding wire 已經超過



4

_{的傳輸線長，因此會} 大大影響電路匹配特性，所以在實作中利用低成本的氧化鋁陶瓷基板進行覆晶封裝(flip-chip)方式，使電路在高頻下仍然不會因為 bonding wire 影響其電路特性，見圖(2.8)。

2.5

實作一，60GHz 二極體 4 倍頻次諧波混頻器

2.5.1 研究動機

近年來，毫米波設備與電路應用於 60GHz 無線個人網路以及高速的數據通訊系統一直被持續地在研究著。在這些系統中，成本和消耗功率的縮減一直是研究的重點。就混頻器的研究而言，不但 IF 頻寬愈來愈寬，而且整個轉換損耗也在一個合理的範圍，但是它們所採取的傳輸線架構在高頻不利於覆晶封裝，所以在本次的專題中，我們設計了一個反對稱二極體次諧波混頻器，應用於毫米波頻段，操作頻率在 60GHz。

2.5.2 電路設計

(1)電路架構

這次的設計為操作在 60GHz 的 4 次諧波反對稱二極體混頻器應用在覆晶技術，整個混頻器包含了一組反對稱的二極體對、開路線段和短路線段，配合四分之一波長的特性，使 LO 訊號在到達反對稱二極體對前經過路徑上所看到的線段對 LO 皆為開路，而經過反對稱二極體之後，會被一段開路線段短路到地，而對 RF 訊號也是這樣的作法，讓 LO 和 RF 的能量饋入反對稱二極體之中做混頻的動作。其中 RF 訊號經過一四分之一波長濾波器，且用共平面波導以利於覆晶封裝，

在此次設計中，RF 為 60GHz，而 IF 為 2.4GHz，LO 則選用 14.4GHz 來滿足 4 次諧波的要求。

圖(2.9) 4 次諧波反對稱二極體混頻器

2.5.3 晶片量測結果

(1)降頻轉換

10 12 14 16 18 20 22

-28 -24 -20 -16

Conversion Gain(dB)

LO Power(dBm)

圖(2.10) 轉換增益 VS. LO Power

-20 -15 -10 -5 0 5 -24

-22 -20 -18 -16 -14

LO Power=16.8dBm

Conversion Gain(dB)

RF Power(dBm)

圖(2.11) 轉換增益 VS. RF Power (P1dB)

50 55 60 65 70 75

-40 -30 -20 -10 0

LO Power=16.8dBm

Conversion Gain (dB)

RF Frequency (GHz)

圖(2.12) RF 頻寬

0 2 4 6 8 -40

-30 -20 -10 0

LO Power=16.8dBm

Conversion Gain(dB)

IF Frequency(GHz)

圖(2.13) IF 頻寬

10 12 14 16 18

-60 -45 -30 -15 0

Isolation (dB)

LO Frequency (GHz)

LOtoIF 2LOtoIF

圖(2.14) LO to IF 與 2LO to IF 的 Isolation

(2)升頻轉換

8 10 12 14 16 18 20 22

-28 -24 -20 -16

Conversion Gain(dB)

LO Power(dBm)

圖(2.15) 轉換增益 VS. LO Power

-20 -15 -10 -5 0 5 10

-30 -25 -20 -15 -10 -5

Conversion Gain(dB)

RF Power (dBm)

LO Power=16.8dBm

圖(2.16) 轉換增益 VS. IF Power (P1dB)

50 55 60 65 70 -40

-30 -20 -10 0

LO Power=16.8dBm

Conversion Gain (dB)

RF Frequency (dBm)

圖(2.17) RF 頻寬

0 2 4 6 8

-40 -30 -20 -10 0

Conversion Gain (dB)

IF Frequency (GHz)

LO Power=16.8dBm

圖(2.18) IF 頻寬

13 14 15 16 -80

-70 -60 -50 -40 -30

Isolation (dB)

LO Frequency (GHz)

4LOtoRF

圖(2.19) 4LO to RF 的 Isolation

圖(2.20) Die Photo (1.5 mm X 1 mm)

圖(2.20)為晶片實作照片，晶片的大小為1.5 X 1mm²，量測時使用 on-wafer 的高頻量測系統，圖中可以看到，RF 訊號輸入埠在晶片的左方，只需要單端輸入 GSG 下針輸入，而 LO 訊號輸入埠在晶片的右方，也是一樣用 GSG 下針輸入，IF 訊號輸出埠在晶片的下方，

GSG 的單端輸出來驗證。

2.5.4 覆晶封裝後(flip chip)量測結果比較

(1)降頻轉換

10 12 14 16 18 20 22

-30 -25 -20 -15

CG_flip-chip

Conversion Gain (dB)

LO Power (dBm)

圖(2.21) 轉換增益 VS. LO Power

-25 -20 -15 -10 -5 0 5

-30 -25 -20 -15 -10

CG@LOpower=16.8dBm

flip-chip CG@LOpower=18.8dBm

Conversion Gain(dB)

RF Power(dBm)

圖(2.22) 轉換增益 VS. RF Power (P1dB)

50 55 60 65 70 -40

-30 -20 -10 0

CG@LOpower=16.8dBm

flip-chip CG@LOpower=18.8dBm

Conversion Gain(dB)

RF Frequency(GHz)

圖(2.23) RF 頻寬

0 2 4 6 8

-40 -30 -20 -10 0

CG@LOpower=16.8dBm

flip-chip CG@LOpower=18.8dBm

Conversion Gain(dB)

IF Frequency(GHz)

圖(2.24) IF 頻寬

10 12 14 16 18 -60

-50 -40 -30 -20 -10 0

Isolation(dB)

LO Frequency(GHz)

LOtoIF 2LOtoIF flipLOtoIF flip2LOtoIF

圖(2.25) LO to IF 與 2LO to IF 的 Isolation

(2)升頻轉換

8 12 16 20 24

-28 -24 -20 -16

Conversion Gain(dBm)

LO Power(dBm) CG

CG_filp-chip

圖(2.26) 轉換增益 VS. LO Power

-20 -15 -10 -5 0 5 10 -30

-25 -20 -15 -10 -5

CG@LOpower=16.8dBm

flip-chip CG@LOpower=18.8dBm

Conversio Gain(dB)

RF Power(dBm)

圖(2.27) 轉換增益 VS. IF Power (P1dB)

50 55 60 65 70

-40 -30 -20 -10 0

Conversion Gain (dB)

RF Frequency(GHz) CG@LOpower=16.8dBm

flip-chip CG@ LOpower=18.8dBm

圖(2.28) RF 頻寬

0 2 4 6 8 10 -40

-30 -20 -10 0

Conversion Gain (dB)

IF Frequency(GHz) CG@LOpower=16.8dBm

flip-chip CG@LOpower=18.8dBm

圖(2.29) IF 頻寬

13 14 15 16

-80 -70 -60 -50 -40 -30

Isolation (dB)

LO Frequency (GHz) 4LOtoRF flip4LOtoRF

圖(2.30) 4LO to RF 的 Isolation

圖(2.31) flip-chip 後4次諧波反對稱二極體混頻器

2.5.5 結果與討論

從2.5.3與2.5.4中的量測結果圖，可得到此次設計的4次諧波反對稱二極體混頻器降頻與升頻的電路特性，並有 flip-chip 後的量測結果做比較，RF 為60GHz、LO 為14.4GHz 及 IF 為2.4GHz。就降頻來看，

flip-chip 前的轉換增益最高為-18dB，當 LO 的輸入功率打入16.8 dBm 的時候，P1dB 點落在-3dBm，RF 的1dB 頻寬則約有10GHz 左右，IF 頻寬大於 RF 頻寬，所以降頻的時候是受限於 RF 頻寬，當 flip-chip 後，除了轉換增益最高為-19.5dB，LO 的輸入功率需打入18.8 dBm 外，基本上其他的特性與 flip-chip 前差不多。升頻時，flip-chip 前的轉換增益最高為-18dB，此時 LO 的輸入功率是16.8 dBm，P1dB 點落在-4dBm，RF 的1dB 頻寬則約有9GHz 左右，IF 頻寬大於 RF 頻寬，

所以升頻的時候也是受限於 RF 頻寬，flip-chip 後，在 LO 的輸入功率需打入18.8 dBm 時，轉換增益最高為-19dB，基本上其他的特性也是與 flip-chip 前差不多。

路特性基本上很相近，flip-chip 後除了多一些轉換增益的耗損，且輸入的 LO 功率大一些外，其電路特性不太會受到影響。

表2.1 60GHz 4X subharmonic diode mixer for flip-chip mounting 量測結果

60GHz 4X Subharmonic Diode Mixer for Flip-chip Mounting

(WIN 0.15um PHEMT) 2 LOtoIF:-48.6

4LotoRF:

-58.9

LOtoIF:-16.4 2 LOtoIF:-56

4LotoRF:

-50.9

Chip Size 1.5mm x 1mm

2.6

實作二，結合放大器的 60GHz 二極體 4 倍頻次諧波升頻混頻器

2.6.1 研究動機

毫米波頻段系統提供了較寬的頻帶，滿足了現代通訊高速率與大容量的需求，因而成為了近十年來歐、美、日等先進國家無線寬頻通訊產品之重要技術使用毫米波頻段，除了頻譜需求的考量之外，

此頻段尚有其獨特的優點，特別適於高階的無線通訊產品之發展；

諸如頻帶寬對載波頻段相對比例較小，因此較容易達到寬頻應用，

同時由於其波長大小適中，許多被動元件與天線尺寸不致太小或太大，而容許之機械誤差亦未超出製程能力。

此次的實作為結合放大器的60GHz 二極體4倍頻次諧波升頻混頻器，4次諧波反對稱二極體混頻器雖然不需要 DC 的直流，但是卻有轉換增益為負的缺點，所以加上了放大器彌補其轉換增益的不足。

2.6.2 電路設計

(1)電路架構

這次的設計為升頻功用的應用在覆晶技術的60GHz 的4次諧波反對稱二極體混頻器，加上一放大器，加上放大器的作用為大大減少轉換耗損來提高混頻器的電路特性，混頻器包含了一組反對稱二極體對，開路線段，短路線段，配合四分之一波長的特性，使 LO 在到達反對稱的二極體前經過路徑上所看到的線段對 LO 皆為開路，而經過反對稱二極體之後，會被一段開路線段短路到地，而對 RF 也是這樣的作法，讓 LO 和 RF 的能量饋入反對稱二極體之中做混頻的動

損，且輸出端用共平面波導以利於覆晶封裝。

此次設計中，RF 為 60GHz，而 IF 為 2.4GHz，LO 則選用 14.4GHz 來滿足 4 次諧波的要求。

(2)整體電路架構

VDD VDD

VGG VGG

λ/4@ƒRF

λ/4@ƒRF λ/4@2ƒLO

λ/4@ƒLO λ@ƒRF

圖(2.32) 結合放大器的 60GHz 二極體 4 倍頻次諧波升頻混頻器

2.6.3 電路量測結果

8 10 12 14 16 18 20

-10 -5 0 5 10

Conversion Gain (dB)

LO Power (dBm)

圖(2.33) 轉換增益 VS. LO Power

-25 -20 -15 -10 -5 0 0

5 10 15

LO Power=14.8dBm

Conversion Gain(dB)

IF Power(dBm)

圖(2.34) 轉換增益 VS. IF Power(IP1dB)

-25 -20 -15 -10 -5 0 5

-20 -15 -10 -5 0 5

RF Power(dBm)

IF Power(dBm) LO Power=14.8dBm

圖(2.35) RF Power VS. IF Power(OP1dB)

54 57 60 63 66 -20

-10 0 10 20

LO Power=14.8dBm

Conversion Gain(dB)

RF Frequency(GHz)

圖(2.36) RF 頻寬

0 2 4 6

-10 -5 0 5 10

LO Power=14.8dBm

Conversion Gain(dB)

IF Frequency(GHz)

圖(2.37) IF 頻寬

13 14 15 16 -80

-60 -40 -20 0

Isolation(dB)

LO Frequency(GHz) 4LO to RF

average -35.9dB

圖(2.38) 4LO to RF 的 Isolation

圖(2.39) Die Photo (2mm X 1mm)

圖(2.39)為晶片實作照片，晶片的大小為2 X 1mm²，量測時使用 on-wafer 的高頻量測系統，圖中可以看到，LO 訊號輸入埠在晶片的左方，IF 訊號輸入埠在晶片的下方，混頻後得 RF 的訊號，經放大器後，經共平面波導後，由右方的 RF 訊號輸出埠輸出訊號，除了 RF、

LO 與 IF 埠用 GSG 下針外，還需要4個 DC 來偏壓放大器， DC pad

在文檔中 CMOS吉伯特混頻器之閃爍雜訊改進與60GHz覆晶封裝反對稱二極體混頻器 (頁 16-0)

第一章 導論

1.1 研究動機

一般超外差接收機雖然佔有設計及功能上的優勢，但是由於製 作上所需的模組必須仰賴外接元件以達到規格的要求，無法將系統進 一步整合，因此整合度高的直接轉換式架構與低中頻接收器成為現在 熱門的接收機架構。

所以利用正交相位的架構去消除鏡像頻率。最後，低中頻接收機設計 上則需考慮到image-rejection ratio的問題，因為電路設計時所造成的 增益與相位的不匹配，均會使得特性無法達到預期的結果。

雖然直接轉換架構與低中頻架構有許多好處，但是因為其IF訊號

出現在很低頻的地方，所以閃爍雜訊的問題就顯得非常重要，對於使

用在零中頻或低中頻架構中的混頻器來說，在混頻器輸出端所出現的

低頻雜訊，會對降至基頻的IF訊號產生干擾，使直接降頻至基頻的訊

號雜訊比降低，進而影響到整個接收機的靈敏度(Sensitivity)。本論文

主要在研究主動式混頻器的低頻閃爍雜訊來源與改進方法。

相對的小，使得在做電路 設計時，不論是天線的長度設計或是電路內部的走線，也相對的變 小。因此本論文選擇用微波理論來設計60GHz二極體4倍頻次諧波混 頻器

1.2 論文組織

本篇論文將利用 TSMC 0.18um、TSMC 0.13um、WIN 0.15µm PHEMT 製程技術來設計晶片。本論文分為四個章節，第一章為導論;

第二章為60GHz 使用覆晶封裝技術之反對稱二極體混頻器，由於操作

頻率夠高，所以在實作中都是利用傳輸線觀念來做設計；第三章為射

頻 CMOS 主動式混頻器之閃爍雜訊改進之研究，探討 CMOS 主動式

混頻器的雜訊成因，並針對低頻閃爍雜訊做改進;第四章則對上述的

所有電路設計與實作結果做個結論。

第二章

60GHz 使用覆晶封裝技術

之反對稱二極體混頻器

2.1 前言

f ) 為

88

2.2GHz

f

183 11.2GHz



@ 2

@

4

@

4

2.3 基本放大器設計原理

2.3.1 穩定度

S 和

S

2.3.2 阻抗匹配

G

G

G

K

( 1)

4

2.5

2.5.1 研究動機

2.5.2 電路設計

2.5.3 晶片量測結果

2.5.4 覆晶封裝後(flip chip)量測結果比較

2.5.5 結果與討論

2.6

2.6.1 研究動機

2.6.2 電路設計

2.6.3 電路量測結果

第一章導論

一般超外差接收機雖然佔有設計及功能上的優勢，但是由於製作上所需的模組必須仰賴外接元件以達到規格的要求，無法將系統進一步整合，因此整合度高的直接轉換式架構與低中頻接收器成為現在熱門的接收機架構。

所以利用正交相位的架構去消除鏡像頻率。最後，低中頻接收機設計上則需考慮到image-rejection ratio的問題，因為電路設計時所造成的增益與相位的不匹配，均會使得特性無法達到預期的結果。

相對的小，使得在做電路設計時，不論是天線的長度設計或是電路內部的走線，也相對的變小。因此本論文選擇用微波理論來設計60GHz二極體4倍頻次諧波混頻器