電路設計

這次的設計為操作在 60GHz 的 4 次諧波反對稱二極體混頻器 應用在覆晶技術，整個混頻器包含了一組反對稱的二極體對、開路線 段和短路線段，配合四分之一波長的特性，使 LO 訊號在到達反對稱 二極體對前經過路徑上所看到的線段對 LO 皆為開路，而經過反對稱 二極體之後，會被一段開路線段短路到地，而對 RF 訊號也是這樣的 作法，讓 LO 和 RF 的能量饋入反對稱二極體之中做混頻的動作。其 中 RF 訊號經過一四分之一波長濾波器，且用共平面波導以利於覆晶 封裝，

在此次設計中，RF 為 60GHz，而 IF 為 2.4GHz，LO 則選用 14.4GHz 來滿足 4 次諧波的要求。

圖(2.9) 4 次諧波反對稱二極體混頻器

2.5.3 晶片量測結果

(1)降頻轉換

10 12 14 16 18 20 22

-28 -24 -20 -16

Conversion Gain(dB)

LO Power(dBm)

圖(2.10) 轉換增益 VS. LO Power

-20 -15 -10 -5 0 5 -24

-22 -20 -18 -16 -14

LO Power=16.8dBm

Conversion Gain(dB)

RF Power(dBm)

圖(2.11) 轉換增益 VS. RF Power (P1dB)

50 55 60 65 70 75

-40 -30 -20 -10 0

LO Power=16.8dBm

Conversion Gain (dB)

RF Frequency (GHz)

圖(2.12) RF 頻寬

0 2 4 6 8 -40

-30 -20 -10 0

LO Power=16.8dBm

Conversion Gain(dB)

IF Frequency(GHz)

圖(2.13) IF 頻寬

10 12 14 16 18

-60 -45 -30 -15 0

Isolation (dB)

LO Frequency (GHz)

LOtoIF 2LOtoIF

圖(2.14) LO to IF 與 2LO to IF 的 Isolation

(2)升頻轉換

8 10 12 14 16 18 20 22

-28 -24 -20 -16

Conversion Gain(dB)

LO Power(dBm)

圖(2.15) 轉換增益 VS. LO Power

-20 -15 -10 -5 0 5 10

-30 -25 -20 -15 -10 -5

Conversion Gain(dB)

RF Power (dBm)

LO Power=16.8dBm

圖(2.16) 轉換增益 VS. IF Power (P1dB)

50 55 60 65 70 -40

-30 -20 -10 0

LO Power=16.8dBm

Conversion Gain (dB)

RF Frequency (dBm)

圖(2.17) RF 頻寬

0 2 4 6 8

-40 -30 -20 -10 0

Conversion Gain (dB)

IF Frequency (GHz)

LO Power=16.8dBm

圖(2.18) IF 頻寬

13 14 15 16 -80

-70 -60 -50 -40 -30

Isolation (dB)

LO Frequency (GHz)

4LOtoRF

圖(2.19) 4LO to RF 的 Isolation

圖(2.20) Die Photo (1.5 mm X 1 mm)

圖(2.20)為晶片實作照片，晶片的大小為1.5 X 1mm²，量測時使 用 on-wafer 的高頻量測系統，圖中可以看到，RF 訊號輸入埠在晶片 的左方，只需要單端輸入 GSG 下針輸入，而 LO 訊號輸入埠在晶片 的右方，也是一樣用 GSG 下針輸入，IF 訊號輸出埠在晶片的下方，

GSG 的單端輸出來驗證。

2.5.4 覆晶封裝後(flip chip)量測結果比較

(1)降頻轉換

10 12 14 16 18 20 22

-30 -25 -20 -15

CG

CG_flip-chip

Conversion Gain (dB)

LO Power (dBm)

圖(2.21) 轉換增益 VS. LO Power

-25 -20 -15 -10 -5 0 5

-30 -25 -20 -15 -10

CG@LOpower=16.8dBm

flip-chip CG@LOpower=18.8dBm

Conversion Gain(dB)

RF Power(dBm)

圖(2.22) 轉換增益 VS. RF Power (P1dB)

50 55 60 65 70 -40

-30 -20 -10 0

CG@LOpower=16.8dBm

flip-chip CG@LOpower=18.8dBm

Conversion Gain(dB)

RF Frequency(GHz)

圖(2.23) RF 頻寬

0 2 4 6 8

-40 -30 -20 -10 0

CG@LOpower=16.8dBm

flip-chip CG@LOpower=18.8dBm

Conversion Gain(dB)

IF Frequency(GHz)

圖(2.24) IF 頻寬

10 12 14 16 18 -60

-50 -40 -30 -20 -10 0

Isolation(dB)

LO Frequency(GHz)

LOtoIF 2LOtoIF flipLOtoIF flip2LOtoIF

圖(2.25) LO to IF 與 2LO to IF 的 Isolation

(2)升頻轉換

8 12 16 20 24

-28 -24 -20 -16

Conversion Gain(dBm)

LO Power(dBm) CG

CG_filp-chip

圖(2.26) 轉換增益 VS. LO Power

-20 -15 -10 -5 0 5 10 -30

-25 -20 -15 -10 -5

CG@LOpower=16.8dBm

flip-chip CG@LOpower=18.8dBm

Conversio Gain(dB)

RF Power(dBm)

圖(2.27) 轉換增益 VS. IF Power (P1dB)

50 55 60 65 70

-40 -30 -20 -10 0

Conversion Gain (dB)

RF Frequency(GHz) CG@LOpower=16.8dBm

flip-chip CG@ LOpower=18.8dBm

圖(2.28) RF 頻寬

0 2 4 6 8 10 -40

-30 -20 -10 0

Conversion Gain (dB)

IF Frequency(GHz) CG@LOpower=16.8dBm

flip-chip CG@LOpower=18.8dBm

圖(2.29) IF 頻寬

13 14 15 16

-80 -70 -60 -50 -40 -30

Isolation (dB)

LO Frequency (GHz) 4LOtoRF flip4LOtoRF

圖(2.30) 4LO to RF 的 Isolation

圖(2.31) flip-chip 後4次諧波反對稱二極體混頻器

2.5.5 結果與討論

從2.5.3與2.5.4中的量測結果圖，可得到此次設計的4次諧波反對 稱二極體混頻器降頻與升頻的電路特性，並有 flip-chip 後的量測結果 做比較，RF 為60GHz、LO 為14.4GHz 及 IF 為2.4GHz。就降頻來看，

flip-chip 前的轉換增益最高為-18dB，當 LO 的輸入功率打入16.8 dBm 的時候，P1dB 點落在-3dBm，RF 的1dB 頻寬則約有10GHz 左右，IF 頻寬大於 RF 頻寬，所以降頻的時候是受限於 RF 頻寬，當 flip-chip 後，除了轉換增益最高為-19.5dB，LO 的輸入功率需打入18.8 dBm 外，基本上其他的特性與 flip-chip 前差不多。升頻時，flip-chip 前的 轉換增益最高為-18dB，此時 LO 的輸入功率是16.8 dBm，P1dB 點落 在-4dBm，RF 的1dB 頻寬則約有9GHz 左右，IF 頻寬大於 RF 頻寬，

所以升頻的時候也是受限於 RF 頻寬，flip-chip 後，在 LO 的輸入功 率需打入18.8 dBm 時，轉換增益最高為-19dB，基本上其他的特性也 是與 flip-chip 前差不多。

路特性基本上很相近，flip-chip 後除了多一些轉換增益的耗損，且輸 入的 LO 功率大一些外，其電路特性不太會受到影響。

表2.1 60GHz 4X subharmonic diode mixer for flip-chip mounting 量測結果

60GHz 4X Subharmonic Diode Mixer for Flip-chip Mounting

(WIN 0.15um PHEMT) 2 LOtoIF:-48.6

4LotoRF:

-58.9

LOtoIF:-16.4 2 LOtoIF:-56

4LotoRF:

-50.9

Chip Size 1.5mm x 1mm

2.6

實作二，結合放大器的 60GHz 二極體 4 倍頻次諧波升頻 混頻器

2.6.1 研究動機

毫米波頻段系統提供了較寬的頻帶，滿足了現代通訊高速率與大 容量的需求，因而成為了近十年來歐、美、日等先進國家無線寬頻 通訊產品之重要技術使用毫米波頻段，除了頻譜需求的考量之外，

此頻段尚有其獨特的優點，特別適於高階的無線通訊產品之發展；

諸如頻帶寬對載波頻段相對比例較小，因此較容易達到寬頻應用，

同時由於其波長大小適中，許多被動元件與天線尺寸不致太小或太 大，而容許之機械誤差亦未超出製程能力。

此次的實作為結合放大器的60GHz 二極體4倍頻次諧波升頻混頻 器，4次諧波反對稱二極體混頻器雖然不需要 DC 的直流，但是卻有 轉換增益為負的缺點，所以加上了放大器彌補其轉換增益的不足。

2.6.2 電路設計

(1)電路架構

這次的設計為升頻功用的應用在覆晶技術的60GHz 的4次諧波 反對稱二極體混頻器，加上一放大器，加上放大器的作用為大大減 少轉換耗損來提高混頻器的電路特性，混頻器包含了一組反對稱二 極體對，開路線段，短路線段，配合四分之一波長的特性，使 LO 在 到達反對稱的二極體前經過路徑上所看到的線段對 LO 皆為開路，而 經過反對稱二極體之後，會被一段開路線段短路到地，而對 RF 也是 這樣的作法，讓 LO 和 RF 的能量饋入反對稱二極體之中做混頻的動

損，且輸出端用共平面波導以利於覆晶封裝。

此次設計中，RF 為 60GHz，而 IF 為 2.4GHz，LO 則選用 14.4GHz 來滿足 4 次諧波的要求。

(2)整體電路架構

VDD VDD

VGG VGG

LO

λ/4@ƒRF

λ/4@ƒRF λ/4@2ƒLO

λ/4@ƒLO λ@ƒRF

IF

RF

MN

圖(2.32) 結合放大器的 60GHz 二極體 4 倍頻次諧波升頻混頻器

2.6.3 電路量測結果

8 10 12 14 16 18 20

-10 -5 0 5 10

Conversion Gain (dB)

LO Power (dBm)

圖(2.33) 轉換增益 VS. LO Power

-25 -20 -15 -10 -5 0 0

5 10 15

LO Power=14.8dBm

Conversion Gain(dB)

IF Power(dBm)

圖(2.34) 轉換增益 VS. IF Power(IP1dB)

-25 -20 -15 -10 -5 0 5

-20 -15 -10 -5 0 5

RF Power(dBm)

IF Power(dBm) LO Power=14.8dBm

圖(2.35) RF Power VS. IF Power(OP1dB)

54 57 60 63 66 -20

-10 0 10 20

LO Power=14.8dBm

Conversion Gain(dB)

RF Frequency(GHz)

圖(2.36) RF 頻寬

0 2 4 6

-10 -5 0 5 10

LO Power=14.8dBm

Conversion Gain(dB)

IF Frequency(GHz)

圖(2.37) IF 頻寬

13 14 15 16 -80

-60 -40 -20 0

Isolation(dB)

LO Frequency(GHz) 4LO to RF

average -35.9dB

圖(2.38) 4LO to RF 的 Isolation

圖(2.39) Die Photo (2mm X 1mm)

圖(2.39)為晶片實作照片，晶片的大小為2 X 1mm²，量測時使用 on-wafer 的高頻量測系統，圖中可以看到，LO 訊號輸入埠在晶片的 左方，IF 訊號輸入埠在晶片的下方，混頻後得 RF 的訊號，經放大器 後，經共平面波導後，由右方的 RF 訊號輸出埠輸出訊號，除了 RF、

LO 與 IF 埠 用 GSG 下針外，還需要4個 DC 來偏壓放大器， DC pad

2.6.4 覆晶封裝後(flip chip)量測結果比較

8 12 16 20 24

-15 -10 -5 0 5 10

Conversion Gain (dB)

LO Power (dBm) CG

flip-chip CG

圖(2.40) 轉換增益 VS. LO Power

-25 -20 -15 -10 -5 0

-5 0 5 10 15

Conversion Gain (dB)

IF Power (dBm)

CG@LO=14.8dBm

flip-chip CG@LO=20.8dBm

圖(2.41) 轉換增益 VS. IF Power(IP1dB)

-25 -20 -15 -10 -5 0 -20

-15 -10 -5 0 5

RF Power(dBm)

IF Power(dBm) RF Pout@LO Power=14.8dBm

flip-chip RF Pout@LO Power=20.8dBm

圖(2.42) RF Power VS. IF Power(OP1dB)

54 57 60 63 66

-30 -20 -10 0 10 20 30

CG@ LO=14.8dBm

flip-chip CG@ LO=20.8dBm

Conversion Gain (dB)

RF Frequency (GHz)

圖(2.43) RF 頻寬

0 2 4 6 -30

-20 -10 0 10 20 30

Conversion Gain (dB)

IF Frequency (GHz) CG@ LO=14.8dBm

flip-chip CG@ LO=20.8dBm

圖(2.44) IF 頻寬

13 14 15 16

-80 -60 -40 -20 0

Isolation (dB)

LO Frequency (GHz) 4LOtoRF

flip4LOtoRF

圖(2.45) 4LO to RF 的 Isolation

圖(2.46) flip chip 後結合放大器的 60GHz 二極體 4 倍頻次諧波升頻混 頻器

2.6.5 結果與討論

從2.6.3與2.6.4中的量測結果圖，可得到此次設計的結合放大器的 60GHz 二極體4倍頻次諧波升頻混頻器的電路特性，RF 為60GHz、

LO 為14.4GHz 及 IF 為2.4GHz，與 flip-chip 後的量測結果做比較，發 現，flip-chip 前的轉換增益最高為6dB，當 LO 的輸入功率打入14.8 dBm 的時候，P1dB 點落在-6dBm，OP1dB 點落在約-2dBm，RF 的1dB 頻寬則約有2GHz 左右，IF 頻寬大於 RF 頻寬，所以是受限於 RF 頻 寬，更正確的說是受限於放大器的頻寬，因為當初在設計的時候是 以操作在60GHz 為目標，當 flip-chip 後，轉換增益最高為5dB，LO 的輸入功率需打入20.8 dBm 外，基本上其他的特性與 flip-chip 前差 不多。P1dB 點落在-6.5dBm，OP1dB 點落在約-3.5dBm ，RF 的1dB 頻寬則約有2GHz，IF 頻寬大於 RF 頻寬。

conversion for flip-chip mounting 量測結果

60GHz Flip-chip 4× Upconverter + Driving Amplifier for Flip-chip Mounting

(WIN 0.15um PHEMT)

Frequency

(RF/LO/IF)(GHz)

flip-chip 前

60/14.4/2.4

flip-chip 後

60/14.4/2.4

Conversion Gain(dB) 6 5

IP1dB(dBm) -6 -6.5

OP1dB(dBm) -2 -3.5

Bandwidth(GHz) 2 2

4LO-to-RF isolation(dB) -35.9 -42.8

Power Consumption(mW) 137.5 183.4

Chip Size 2mm x 1mm

第三章

射頻 CMOS 主動式混頻器

之閃爍雜訊改進之研究

3.1 前言

雜訊的問題是我們在設計各種射頻CMOS電路都需要面臨的挑 戰，一般來說，電路中雜訊可分為在高頻主導的白雜訊(white noise) 與在低頻主導的閃爍雜訊(flicker noise)。白雜訊(white noise)主要由電 路中的電阻和電晶體的熱雜訊(thermal noise)貢獻，分別為V_n² 

4

kTR 與I_n² 

4

kT g _m，k為波茲曼常數，T 為絕對溫度，R 為阻值，g_m是gate transconductance， 則為一係數2/3(long-channel電晶體)。閃爍雜訊 (flicker noise) 則 主 要 由 電 晶 體 貢 獻 ， 為 ² 1

n

ox

V K

C WL f

  ， K 是

process-dependent constant，C_ox為gate oxide capacitance，W 、 L 分別 為電晶體的width和length， f 是頻率。因為閃爍雜訊與頻率成反比，

在低頻的時候其值大於約為固定值的白雜訊，所以具主導地位。

CMOS電晶體閃爍雜訊與熱雜訊的關係可為圖(3.1) [1]。

圖(3.1) CMOS 電晶體閃爍雜訊與熱雜訊對頻率的關係

20 log V

_n2

thermal 1

f

f

c

f (log scale)

對於使用在零中頻(Zero-IF)或低中頻(Low-IF)架構中的混頻器來 說，在混頻器輸出端所出現的低頻雜訊，會對降至基頻的IF訊號產生 干擾，使直接降頻至基頻的訊號雜訊比降低，進而影響到整個接收機 的靈敏度(Sensitivity)。

本章節將討論對使用在零中頻架構中的主動混頻器如何做閃爍 雜訊的改進，利用TSMC CMOS 0.18 um及0.13 um製程來做一個實現。

3.2 射頻 CMOS 主動式混頻器之雜訊分析

將內部視為 noiseless，圖(3.2)便是將 LO 開關級的 noise 歸化至 gate 端。

Vn

Cp I

sin()LOAt sin()LOAt -out

RL

圖(3.2) 單平衡式的混頻器

3.2.1 閃爍雜訊之分析

如圖(3.2)所示，一個 CMOS 的主動式混頻器包含輸入轉導級、

LO 的切換電晶體和輸出端的負載，這些部分的低頻雜訊都會進入電 路而對輸出端貢獻雜訊，以下就針對這三大部分來做各自對輸出端低 頻雜訊造成的影響的探討與分析。[2]

(1) 輸出負載

當我們使用電晶體作為主動式混頻器的負載時，它的閃爍雜訊會 對輸出端提供低頻雜訊，其關係為 ² 1

n

ox

V K

C WL f

  ，因此為了減少負

載所造成的閃爍雜訊，我們可選用不會造成閃爍雜訊的電阻來當負 載，不過這樣一來輸出振幅便會因為負載電阻吃掉壓降而減少。

(2) 輸入轉導級 上類似RF-to-IF feedthorugh，但是這個量一般來說很小。

由上面的分析我們可以觀察到，輸入轉導級的閃爍雜訊都被轉換 到較高的LO頻率去了，因此若RF、LO的頻率是大於f_c許多，那麼輸 入轉導級便不會對輸出端貢獻閃爍雜訊。

LO切換開關級的閃爍雜訊對混頻器造成的影響，可分為直接與 間接兩種，以下先討論何謂直接開關雜訊，間接開關雜訊稍後再談。

考慮圖(3.2)的電路，因為LO切換開關級閃爍雜訊的頻率很低，因 此其時間常數大的多，我們將伴隨的閃爍雜訊看成是圖(3.3)中緩慢變 化的V_n，輸入的LO訊號以弦波的方式呈現，假設在LO開關電晶體hard switch的狀況下，輸出端的電流是個頻率為_LO的方波，從圖中可以 看到，雖然輸出波形的振幅不變，但V_n的存在會使zero-crossing點被 誤認，有可能被提前或延後，這個誤差的時間為



tV t S_n

( )

，S 是LO 振幅的斜率，這樣的情況將會在輸出端形成雜訊脈衝，使得輸出端不 僅有我們要的訊號，還出現了雜訊脈衝，見圖(3.4)，由於一個週期內

考慮圖(3.2)的電路，因為LO切換開關級閃爍雜訊的頻率很低，因 此其時間常數大的多，我們將伴隨的閃爍雜訊看成是圖(3.3)中緩慢變 化的V_n，輸入的LO訊號以弦波的方式呈現，假設在LO開關電晶體hard switch的狀況下，輸出端的電流是個頻率為_LO的方波，從圖中可以 看到，雖然輸出波形的振幅不變，但V_n的存在會使zero-crossing點被 誤認，有可能被提前或延後，這個誤差的時間為



tV t S_n

( )

，S 是LO 振幅的斜率，這樣的情況將會在輸出端形成雜訊脈衝，使得輸出端不 僅有我們要的訊號，還出現了雜訊脈衝，見圖(3.4)，由於一個週期內

在文檔中 CMOS吉伯特混頻器之閃爍雜訊改進與60GHz覆晶封裝反對稱二極體混頻器 (頁 29-0)