Vcon
Vbias
M1 M2
M3 M4 M5 M6 M7 M8
Vdd
RF LO
IF
Vdc
圖 4.34 寬頻匹配之 Gilbert Cell 降頻混頻器
成功設計完 3~10 GHz 的 CMOS 超寬頻降頻混頻器後，本電路嘗試以傳統 Gilbert Cell 混頻器作為往更高頻率延伸作為本次電路設計之目標。由於 CMOS 製程上的進步，在加 上和基頻數位電路整合的便利性及經濟性，因此本次電路仍是以 tsmc 所提供的 CMOS 0.18um 1P6M 製程作為本次電路設計的基礎，並以 tsmc 提供的 tsmc_cm018rf_v3 之 RF model 進行高頻電路模擬。本次電路設計，考量到 CIC 的 RF 參數測量系統其最高頻率僅 支援至 20 GHz，因此本電路 RF 輸入頻率定為 3-20 GHz，而 IF 訊號頻率則固定在 100 MHz，
且由於 UWB 系統其瞬間最大頻寬高達 528 MHz，因此本電路輸出負載仍舊採用傳統的電 阻作為輸出阻抗，以避免使用 PMOS 主動負載其阻抗容易隨頻率而改變影響到其寬頻帶 的增益。[17-18]
電路架構
由於本次電路架構上採用傳統 Gilbert Cell 為主，而傳統架構為單一頻率且 RF 輸入 訊號為雙端輸入，因此若不改其電路，則寬頻匹配將佔據額外佈局面積而使得整體設計
成本大為提高，所以本次電路以 active balun 將傳統電路之轉導級以旁路電容將其接 地，如此則僅需一倍面積的 LC matching 便可匹配至寬頻。此外，本電路在設計上仍維 持 Gilbert Cell 的 LO 切換級，因其具有較佳的 port-to-port isolation 以及轉換增 益，並採用電流注入(current injection)電晶體作為提高整體混頻器轉換增益之用。
另外，為了能夠提高混波器的線性度，在轉導級的源極使用了電阻與電容並聯所構成 的 degeneration 阻抗，此源極衰減阻抗在低頻時對訊號而言電容幾乎為開路，因此源 極衰減阻抗中的電阻可以抑制其轉導值，而提高整體差動對的線性度。反觀在高頻時，
源極衰減阻抗中的電阻核電容並聯所得到的等效阻值較小，且由於高頻操作時電晶體的 轉導值已經比低頻還低，因此較小的源極衰減阻抗可以減少整體增益的下降，也因此使 得混頻器的轉換增益在高低頻的時候有相近值，因此而增加轉換增益的平坦度。另外由 於使用偏壓電流源，使得差動對的偏壓電流和其閘極端的偏壓電壓較無關係，因而可以 增加整體電路的線性度，但同時由於多了一級偏壓電晶體，將使得輸出訊號的擺幅縮 小，無形中又抑制了混頻器的線性度及轉換增益的表現，因此在偏壓電晶體的尺寸及電 流的選擇上則必須考量到增益及線性度的取捨。[19-20]
最後訊號的輸出，由於 CIC 並未提供低頻的雙端轉單端的 balun，且為了能夠更有效 率的利用輸出訊號，因此在設計中額外加入了 active balun 將兩差動訊號結合起來，
也由於此級處於電路輸出端，為了考量整體線性度，此級並不提供很大的增益，僅只是 將差動訊號轉為單端輸出訊號，如此則比只取單端 Gilbert Cell 訊號更為平衡。因為 測試上的考量，active balun 必須在後級接上源極追隨器以將信號匹配至 50 歐姆，然 而此設計將造成輸出訊號的減小。因此，在量測時若再外接低頻 balun 時，其雙端增益 將高於單端增益 10 dB 左右。
量測結果
本論文提出的 3-20 GHz Gilbert Cell 超寬頻混頻器，使用 Agilent ADS Circuit &
momentium 模擬軟體分別以 TSMC 0.18um Mixed Signal CMOS 製程所提供的 RF model 進行高頻電路特性模擬，以及使用 momentium 進行 EM 電磁模擬，由於 TSMC 於 tsmc_cm018rf_v3 版本中並無提供感值低於 1 nH 的小電感，因此於電路設計中必需以
EM 模擬軟體，以相對於 TSMC 提供的製程參數帶入 momentium 中，設計出適合本電路的 小電感以供寬頻匹配之用。
本電路設計其操作電壓最高為 5 V，其 RF 輸入頻率設定為 3-20 GHz，IF 頻率設為 100 MHz，LO 頻率則為 RF-IF，RF 端的輸入功率為-35 dBm，LO 輸入端功率為 2 dBm，其在 RF 輸入端的反射損耗經量測後於 3~20 GHz 均低於-9 dB，如圖 4.35 所示。LO 輸入端的 反射損耗經量測後於 2~20 GHz 均低於-10 dB，如圖 4.36，轉換增益由於受到高頻訊號 損耗的影像，其增益為-10 ± 2 dB，圖 4.37，隔離度方面，LO-RF 及 LO-IF 隔離度均低 於-30 dB，而 RF-LO 及 RF-IF 隔離度分別低於-20 dB 及-24 dB，如圖 4.38~4.41。DC 電流量測與模擬均為 16 mA，VDD=5V
0 2 4 6 8 10 12 14 16 18 20 22
-22 -20 -18 -16 -14 -12 -10 -8 -6 -4
RF port return loss (dB)
Frequency (GHz)
RF port return loss
圖 4.35 RF 端反射係數
0 2 4 6 8 10 12 14 16 18 20
-30 -25 -20 -15 -10
LO port ret u rn loss (dB)
Frequency (GHz)
LO port return loss
圖 4.36 LO 端反射係數
2 4 6 8 10 12 14 16 18 20 -16
-14 -12 -10 -8 -6 -4 -2 0
conversion gain (dB)
Frequency (GHz)
conversion gain vs frequency
圖 4.37 轉換增益對頻率的變化
2 4 6 8 10 12 14 16 18 20 22
-46 -44 -42 -40 -38 -36 -34 -32 -30 -28
LO-RF isolation (dB)
Frequency (GHz) LO-RF isolation
圖 4.38 LO-RF 隔離度
2 4 6 8 10 12 14 16 18 20 22 -35
-30 -25 -20 -15 -10 -5 0
LO-IF isolation (dB)
Frequency (GHz)
LO-IF isolation
圖 4.39 LO-IF 隔離度
2 4 6 8 10 12 14 16 18 20 22
-25 -24 -23 -22 -21 -20
RF-LO isolation (dB)
Frequency (GHz)
RF-LO isolation
圖 4.40 RF-LO 隔離度
2 4 6 8 10 12 14 16 18 20 22 -29
-28 -27 -26 -25 -24 -23
RF-IF isolation (dB)
Frequency (GHz)
RF-IF isolation
圖 4.41 RF-IF 隔離度
圖 4.42 chip die (1.064 * 0.845 mm2)
表 4.3 寬頻匹配的 Gilbert Cell 超寬頻降頻混頻器量測模擬比較
TSMC 0.18um CMOS Technology
Measurement Simulation
RF Frequency 3~20 GHz 3~20 GHz
IF Frequency 100 MHz 100 MHz
Supply volt. VDD 5V 5 V
RF reflection
coefficient
Less than 8 dB (3-20 GHz ) Less than 10 dB ( 2~12 GHz)
LO reflection
coefficient
Less than 10 dB ( 2-20 GHz) Less than 10 dB ( 3~ GHz)
RF-LO isolation <-30 dB <-30 dB
LO-RF isolation <-30 dB <-30 dB
RF-LO isolation <-20 dB NA
RF-IF isolation <-24 dB NA
Conversion gain -10 ± 2 dB (single output) 26 ± 1 dB (differential output)
Power consumption 80 mW 80 mW
結果與討論
此次電路設計以傳統 Gilbert Cell 架構為主，並搭配電流注入級及電阻電容所組成 的源極衰減電路，在量測過後其 DC 電流均和模擬條件吻合，RF 輸入端及 LO 輸入端其匹 配情形均和模擬結果相近且在隔離度方面皆有一定水平，然而由於為了配合量測時 PAD 的擺放相對應位置，使得布局稍為鬆散以至於影響到走線距離，使得高頻訊號容易漏失 而影響到轉換增益，因此往後佈局須特別注意是否會因布局走線長短及擺放位置而影響 到整體之增益。