超寬頻通訊系統之降頻混頻器的設計與實現

全文

(1)國. 立. 交. 通. 大. 學. 電信工程學系碩士論文. 超寬頻通訊系統之降頻混頻器的設計與實現 Design and Implementation of Down-Conversion Mixer for Ultra-Wide band Communication System. 研究生：陳俊亨指導教授：陳富強博士. (Chun-Heng Chen) (Dr. Fu-Chiarng Chen). 中華民國九十五年一月.

(2) 超寬頻通訊系統之降頻混頻器的設計與實現 Design and Implementation of Down-Conversion Mixer for Ultra-Wide band Communication System 研究生. : 陳俊亨. 指導教授. :. Student : Ｃhun-Heng Chen. 陳富強博士. Advisor : Dr. Fu-Chiarng Chen. 國立交通大學電信工程學系碩士班碩士論文. A Thesis Submitted to Department of Communication Engineering College of Electrical Engineering and Computer Science National Chiao Tung University In Partial Fulfillment of the Requirements for the Degree of Master of Science In Communication Engineering Jan 2006 Hsinchu, Taiwan, Republic of China. 中華民國九十五年一月. i.

(3) 論文名稱:超寬頻通訊系統之降頻混頻器的設計與實現院校系. :國立交通大學電信工程研究所. 頁數:90 頁. 畢業時間:九十五年一月研究生. 學位別:碩士學位. :陳俊亨. 指導教授:陳富強博士. 論文摘要本篇論文介紹了無線通訊系統中常用的射頻接收機系統架構及混頻器的參數介紹外，並藉由 ABIDI 於 2000 年所提出 CMOS 混頻器之雜訊模型，透過此模型將使電路設計者更清楚的了解到雜訊源將經由何種過程出現在混頻器的輸出端。另外，由於無線通訊系統的進步下，窄頻通訊系統已不符合時代潮流的需求，因此我們將研究如何修正及改良傳統的吉伯特混頻器，以符合未來之超寬頻無線通訊系統規格之要求。由於 CMOS 製程在成本上佔有絕對的優勢，且具有極佳的系統整合能力，因此本論文以 tsmc 0.18um 1P6M CMOS 製程來實作 1.5-2.5 GHz 多規格之無線通訊的應用，以及符合 3.1-10.6 GHz 超寬頻無線通訊系統之頻段。由於 tsmc 提供了不錯的 RF Model 及 ADS Design Kits，透過良好的設計及縝密的佈局後，在 10 GHz 以內均可能到相當平坦的轉換增益及良好的隔離度。最後，在考量到整體功率消耗及晶片面積下，採用微混頻器的設計理念下，將電路加以改良，並設計出以電阻匹配的超寬頻降頻微混頻器。. 關鍵詞: 超寬頻，混頻器，1dB 增益壓縮點，轉換增益，雜訊指數. ii.

(4) Title of Thesis: Design and Implementation of Down-Conversion Mixer for Ultra-Wide band Communication System Name of Institute: Department of Communication Engineering National Chiao Tung University Graduation Date: Jan,2006. Pages: 90. Student: Chun-Heng Chen. Advisor: Ph.D. Fu-Chiarng Chen. Abstract In this thesis, we introduce RF transceiver architectures for the wireless communication system and some parameters of the down-conversion mixer. By means of the noise model of RF-CMOS mixers presented by ABIDI in 2000, circuit designers will know how the noise appears at the output of a CMOS down-conversion mixer. Besides, due to the progress of the wireless communication system, narrow band system does not meet the need of the trend. The thesis shows how to improve and revise the conventional Gilbert Cell mixer to meet the spec for UWB applications. Complementary Metal Oxide Semiconductor(CMOS) would be the most suitable technology for the wireless communication, attributed to its lower cost ,lower power and higher level of integration with baseband circuits. We implement 1.5-2.5 GHz multi-standard wireless applications and 3.1-10.6 GHz UWB application. Because of the stable RF model and accurate ADS Design Kits provided by tsmc, we get the measurement results with a flat conversion gain and good isolation. Moreover, under consideration of the power consumption and the chip area, we improve our architecture with input matching using resistive elements and finally design an ultra-wideband down-conversion mixer Key words: UWB, Mixer, P1dB, Conversion gain, Noise Figure. iii.

(5) 誌謝本篇論文的完稿，首先感謝老師兩年多來的指導，雖然是新實驗室，但在同學們的努力經營下，已經漸漸步上軌道了。這兩年的時間，除了從老師身上學到做學問的方法，也從學長及同學們身上學到面對問題所該具備的態度，在此感謝大家的包容及互相鼓勵、打氣。當然，更要感謝國家晶片中心提供的晶片製作及研究員許源佳學長的指導及量測上的幫忙。最後，感謝我的父母對我的栽培及鼓勵，以及琬如對我的關心及支持，其他要感謝的人還有很多，在此謝謝你們。. iv.

(6) 目錄摘要(中文). …………………………………………………………………………………ii. 摘要(英文) …………………………………………………………………………………iii 誌謝……………………………………………………………………………………………iv 目錄……………………………………………………………………………………………v 表目錄 ………………………………………………………………………………………vii 圖目錄………………………………………………………………………………………. viii. 第一章導論 1.1 研究動機………………………………………………………………………………1 1.2 論文組織………………………………………………………………………………2 第二章射頻接收機系統分析及參數介紹 2.1 簡介……………………………………………………………………………………4 2.2 射頻接收機架構………………………………………………………………………4 2.2.1 超外插接收機……………………………………………………………………4 2.2.1.1 鏡像干擾……………………………………………………………………5 2.2.1.2 半中頻的影響………………………………………………………………6 2.2.2 直接降頻接收機…………………………………………………………………7 2.3 混頻器設計參數介紹 ………………………………………………………………11 2.3.1 非線性效應 ……………………………………………………………………11 2.3.2 1dB 增益壓縮點(P1dB) ………………………………………………………12 2.3.3 輸入三階截斷點 ………………………………………………………………13 2.3.4 阻隔與遲滯 ……………………………………………………………………15 2.3.5 非線性電路的串接效應 ………………………………………………………15 2.3.6 轉換增益/損耗…………………………………………………………………16 2.3.7 隔離度 …………………………………………………………………………16 2.3.8 雜訊指數 ………………………………………………………………………17 第三章 CMOS 混頻器原理與雜訊模型之建立 3.1 簡介 ………………………………………………………………………………19 3.2 混頻器原理 ………………………………………………………………………19 3.2.1 被動式混頻器 ………………………………………………………………19 3.2.2 單平衡式混頻器 ……………………………………………………………20 v.

(7) 3.2.3 雙平衡式混頻器 ……………………………………………………………22 3.3 CMOS 混頻器雜訊模型之建立……………………………………………………26 3.3.1 閃爍雜訊(Flicker noise)對輸出的影響…………………………………26 3.3.2 熱雜訊(thermal noise)對輸出的影響……………………………………34 3.4 混頻器參數之量測 ………………………………………………………………39 3.4.1 雜訊量測 ……………………………………………………………………39 3.4.2 P1dB、IIP3 量測 ……………………………………………………………41 第四章 CMOS 寬頻降頻混頻器之實作 4.1 簡介 ………………………………………………………………………………43 4.2 適用於 1.5-2.5 GHz 多規格之降頻混頻器 ……………………………………44 4.3 適用於 3.1-10.6 GHz 之 CMOS 降頻混頻器 ……………………………………57 4.4 寬頻匹配之 Gilbert Cell 降頻混頻器…………………………………………70 4.5 適用於 3.1-10.6 之降頻微混頻器………………………………………………78 第五章結論 ………………………………………………………………………………………87. vi.

(8) 表目錄表 4.1 RF 單端輸入之 1.5-2.5 GHz 之降頻混頻器量測比較 ……………………………55 表 4.2 3.1-10.6 GHz 的 CMOS 超寬頻降頻混頻器量測比較……………………………67 表 4.3 寬頻匹配的 Gilbert Cell 超寬頻降頻混頻器量測模擬比較……………………77 表 4.4 3-10 GHz 的降頻微混頻器之模擬結果……………………………………………85. vii.

(9) 圖目錄第一章圖 1.1 UWB 頻譜分配表 ……………………………………………………………………2 第二章圖 2.1. 超外差接收機基本架構 ……………………………………………………………5. 圖 2.2. 鏡像干擾與中頻帶干擾抑制的關係(a)高中頻(b)低中頻 ………………………6. 圖 2.3. 外差式接收機半中頻問題 …………………………………………………………7. 圖 2.4. 直接降頻接收機架構 ………………………………………………………………7. 圖 2.5. 直接降頻接收機的直流偏移原因 …………………………………………………9. 圖 2.6. 直接降頻接收機增益/相位不匹配 ………………………………………………9. 圖 2.7. 訊號星狀圖 (a)振幅(b)相位不匹配效應………………………………………10. 圖 2.8. 偶次諧波失真………………………………………………………………………10. 圖 2.9. P1dB 定義 …………………………………………………………………………13. 圖 2.10. 交互調變干擾 ……………………………………………………………………14. 圖 2.11. 三階截斷點 ………………………………………………………………………15. 圖 2.12. 非線性電路的串接效應 …………………………………………………………16. 圖 2.13. 雜訊指數的計算 …………………………………………………………………17. 第三章圖 3.1. 被動式混頻器………………………………………………………………………20. 圖 3.2. 單平衡混頻器………………………………………………………………………21. 圖 3.3. 雙平衡混頻器………………………………………………………………………23. 圖 3.4. 單平衡混頻器電路架構圖…………………………………………………………26. 圖 3.5. 單平衡混頻器………………………………………………………………………27. 圖 3.6. (a)開關電晶體的輸入電壓 (b)混波器的輸出電流可分成理想方波及雜訊脈衝 ……………………………28. 圖 3.7. 混頻器的輸出電流雜訊頻譜………………………………………………………29. 圖 3.8. 混頻器利用電感源級衰減做 50 歐姆匹 …………………………………………30. 圖 3.9. LO 為方波的單端混頻器 …………………………………………………………31. 圖 3.10 LO 為方波時混頻器的(a)前半週期(b)後半週期 ………………………………31 圖 3.11. 以 source follower 取代原始混頻器……………………………………………32. 圖 3.12. (a) Vs 的電壓變化(b)電容 C P 的充放電流(c)混頻器的輸出雜訊電流. 圖 3.13. (a)混波器的輸出電流 (b)輸出電流雜訊可近似為一理想脈波對雜訊取樣…34. 圖 3.14. (a)開關電晶體的 I-V 曲線 (b)開關電晶體的轉導對電壓的變化 viii. ……32.

(10) (c)開關電晶體轉導對時間的變化 ……………………………………………35 圖 3.15. 轉導電晶體內白色雜訊之頻率轉換 ……………………………………………37. 圖 3.16. 雜訊指數分析儀示意圖 …………………………………………………………39. 圖 3.17. 固定 IF 測量………………………………………………………………………40. 圖 3.18. 固定 LO 測量………………………………………………………………………40. 圖 3.19 P1dB 測量示意圖 …………………………………………………………………41 圖 3.20 IIP3 量測示意圖 …………………………………………………………………42 圖 3.11 IIP3 輸出頻譜示意圖 ……………………………………………………………42 第四章圖 4.1. 適用於 1.5~2.5 GHz 之寬頻混頻器………………………………………………44. 圖 4.2. 共閘-共源轉導級 …………………………………………………………………45. 圖 4.3. RF 端反射係數(1.9V) ……………………………………………………………47. 圖 4.4. LO 端反射係數(1.9V) ……………………………………………………………47. 圖 4.5. 轉換功率對ＬＯ輸入功率的變化(1.9V)…………………………………………48. 圖 4.6. 轉換增益（1.9V）…………………………………………………………………48. 圖 4.7. 使用 two-tone 測試模擬的 IIP3 值（1.9Ｖ）……………………………………49. 圖 4.8. LO-RF 隔離度(1.9V). 圖 4.9. LO-IF. 隔離度 (1.9V). ……………………………………………………………49 …………………………………………………………50. 圖 4.10. 轉換功率對ＬＯ輸入功率的變化(2.5V) ………………………………………50. 圖 4.11. 轉換增益(2.5V) …………………………………………………………………51. 圖 4.12 使用 two-tone 測試模擬的 IIP3 值（2.5Ｖ）…………………………………51 圖 4.13. LO-RF 隔離度 (2.5V)……………………………………………………………52. 圖 4.14 LO-IF 隔離度(2.5V)………………………………………………………………52 圖 4.15. 轉換功率對ＬＯ輸入功率的變化(3.3V) ………………………………………53. 圖 4.16. 轉換增益(3.3V) …………………………………………………………………53. 圖 4.17 使用 two-tone 測試模擬的 IIP3 值（3.3Ｖ）…………………………………54 圖 4.18. 雜訊指數與轉換增益 ……………………………………………………………54. 圖 4.19. chip die (1.1*1.075 mm) ………………………………………………………55. 圖 4.20 適用於 3~10 GHz 之 CMOS 超寬頻降頻混頻器……………………………………57 圖 4.21. 傳統 active balun 之架構………………………………………………………58. 圖 4.22 RF 端反射係數 ……………………………………………………………………61 圖 4.23 LO 端反射係數 ……………………………………………………………………61 圖 4.24. 轉換增益對頻率的變化 …………………………………………………………62. 圖 4.25. 轉換增益對 RF 輸入功率(6.1~7.1 GHz) ………………………………………62. 圖 4.26. 轉換增益對 RF 輸入功率(8.1~ 9.1 GHz) ………………………………………63 ix.

(11) 圖 4.27. 使用 two-tone 測試模擬 IIP3 值(7.1~7.101 GHz)……………………………63. 圖 4.28 LO-IF 隔離度………………………………………………………………………64 圖 4.29 LO-RF 隔離度………………………………………………………………………64 圖 4.30. 轉換增益對頻率的變化(1.55V)…………………………………………………65. 圖 4.31. 轉換增益及雜訊指數對頻率的變化(1.55V)……………………………………65. 圖 4.32. 雜訊指數分析儀 Aglient N8975A ………………………………………………66. 圖 4.33. chip die (1.041 * 1.041 mm)…………………………………………………66. 圖 4.34. 寬頻匹配之 Gilbert Cell 降頻混頻器…………………………………………70. 圖 4.35 RF 端反射係數 ……………………………………………………………………73 圖 4.36 LO 端反射係數 ……………………………………………………………………73 圖 4.37. 轉換增益對頻率的變化 …………………………………………………………74. 圖 4.38 LO-RF 隔離度 ……………………………………………………………………74 圖 4.39 LO-IF 隔離度 ……………………………………………………………………75 圖 4.40 RF-LO 隔離度 ……………………………………………………………………75 圖 4.41 RF-IF 隔離度 ……………………………………………………………………76 mm2) ………………………………………………76. 圖 4.42. chip die (1.064 * 0.845. 圖 4.43. 適用於 3.1~10.6 之降頻微混頻器………………………………………………78. 圖 4.44 (a)電阻匹配之轉換 (b)平衡型電阻匹配轉導級 ………………………………79 圖 4.45 RF 輸入端反射係數 ………………………………………………………………81 圖 4.46 LO 輸入端反射係數 ………………………………………………………………81 圖 4.47. 轉換增益對頻率的變化 …………………………………………………………81. 圖 4.48 RF-LO 之隔離度……………………………………………………………………82 圖 4.49 LO-RF 之隔離度……………………………………………………………………82 圖 4.50. RF-IF 之隔離度 ………………………………………………………………… 82. 圖 4.51 LO-IF 之隔離度……………………………………………………………………82 圖 4.52. 轉換增益對 RF 輸入功率之變化 RF 為 3.1 GHz…………………………………83. 圖 4.53. 轉換增益對 RF 輸入功率之變化 RF 為 6.1 GHz…………………………………83. 圖 4.54. 轉換增益對 RF 輸入功率之變化，RF 為 3.1 GHz………………………………83. 圖 4.55. 使用 two-tone 測試模擬 IIP3 值(3.05~3.15 GHz)……………………………84. 圖 4.56. 使用 two-tone 測試模擬 IIP3 值(6.05~6.15 GHz)……………………………84. 圖 4.57. 使用 two-tone 測試模擬 IIP3 值(10.05~10.15 GHz)………………………….84. 圖 4.58 使用平衡型電阻匹配轉導級的轉換增益對頻率之變化 ………………………84 圖 4.58. chip die (0.774 * 0.841. mm2) …………………………………………………85 x.

(12) 第一章導論. 1.1 研究動機近幾年來無線通訊的快速發展，不管是 GSM 及 CDMA 手機、藍芽、無線網路以及之後重點發展的長距離無線通訊網路(WiMax)和短距離的個人無線網路(UWB)等，都深刻的影響了我們的生活，也拉近了人與人之間的距離，也由於無線通訊技術的發達，使得目前有許多不同的通訊系統之規格被廣泛的應用在通訊技術上，而不同的地區，不同的系統其所使用的操作頻段也不盡相同，但是在無線通訊的接收機中，絕大多數都會應用到如低雜訊放大器(LNA)、混頻器(mixer)等電路使天線接收進來的高頻訊號解調至中低頻訊號以利後級電路做處理。也因為所使用的電路方塊相近，目前已有為數不少的研究在討論如何整合多個規格的接收機於單一晶片系統中(SOC)，使其達到成本上的降低、硬體利用度的提高以及產品開發時程縮短的優勢。由於不同的通訊系統其所使用的頻段範圍並不相同，因此要實現一個適用於多規格的接收機，困難之處就在於如何設計一個電路使其在所需應用的頻段範圍之內都能夠有相同的功能及表現。目前適用於這類超寬頻段的通訊系統莫過於新興起的超寬頻無線通訊規格(UWB)，如圖 1.1。此為單一規格但該系統所涵蓋的超作範圍為 3.1~10.6 GHz，且每 528 MHz 切為一通道(channel)，此種多通道的傳輸技術將能更有效率的利用寶貴的頻寬且大幅增加傳輸速率，因此在提出這項新規格後，陸續已有許多國內外大廠投入此方面產品的研究開發，如國內的瑞昱半導體，已於半年前對外宣佈開發出超寬頻的 CMOS 射頻收發晶片。然而其中最困難的部份為設計射頻前端電路(低雜放大器和混頻器)，類比基頻電路及數位類比轉換器及類比數位轉換器。由於聯邦通訊委員會(FCC)要求頻寬在任何時間都要達到 500 MHz，因此這些電路就必須支援到至少 500 MHz 的頻寬，甚至之後將一直擴大至 7500 MHz，這些電路所支援的頻寬越大，其設計上就越困難，功率消. -1-.

(13) 耗也必然增加，因此在設計 UWB 系統時，勢必要在傳輸功率及電路的複雜度之間作一取捨。[1] 而在射頻晶片製程技術上，由於 CMOS 製程在成本上較低，且具有極佳的系統整合能力，因此使用 CMOS 製程技術在單一晶片上同時實現射頻前端電路及基頻電路將是新趨勢，也由於 CMOS 和基頻數位電路整合的方便性，此類以 CMOS 製程適用多重通訊系統規個的電路將會是未來研究發展的重點。 GROUP B. GROUP A. GROUP C. GROUP D. Band #1. Band #2. Band #3. Band #4. Band #5. Band #6. Band #7. Band #8. Band #9. Band #10. Band #11. Band #12. Band #13. 3432 MHz. 3960 MHz. 4488 MHz. 5016 MHz. 5808 MHz. 6336 MHz. 6864 MHz. 7392 MHz. 7920 MHz. 8448 MHz. 8976 MHz. 9504 MHz. 10032 MHz. f. 圖 1.1 UWB 頻譜分配表. 1.2 論文組織在 RF 電路設計中，如何設計一電路使其在處理不同的頻率訊號時都能發揮相同的功能及表現，是對適用於多規格或超寬頻通訊系統相當重要的考量。因此，如果為了要去符合多規格或不同的通訊系統而去設計多個功能相同但應用頻率不同的電路，就成本及資源再利用來說算是某種程度的浪費及缺乏效率，而能將單一硬體應用在不同的系統規格及頻段且有相同或近似的功能及表現時，將顯得更加有意義。本論文採用 tsmc CMOS 0.18um 製程技術來設計適用於多規格的降頻混頻器。在介紹所設計的電路之前，第二章將簡述目前最常見的射頻收發器及混頻器的參數簡介，第三章將針對混頻器的作動原理及混頻器的雜訊指數作一介紹並分析雜訊出現的時機及如何避免，第四章將介紹各種適用於多規格的降頻混頻器，並將傳統的吉伯特混頻器 (Gilbert Mixer)做一改良，並分別對適用於 1.5 GHz~2.5 GHz 之頻段，及適用於 3.1~10.6. -2-.

(14) GHz 之頻段的混頻器做一設計，分析實作並經由雜訊指數分析儀及頻譜分析儀對電路做寬頻增益的量測，並探討此兩儀器對同一電路量測所造成的誤差，最後再以微混頻器 (micromixer)為基礎，將前電路加以改良，並設計出以低消耗功率為目標的超寬頻混頻器。最後在第五章將就電路設計與實作結果做一結論。. -3-.

(15) 第二章射頻接收機系統分析及參數介紹 2.1 簡介在無線通訊系統中，射頻訊號通常在一個固定的頻帶中傳遞訊息(7.5GHz@ UWB, 20MHz@WLAN, 200KHz@GSM)，在如此差異甚大的頻帶中，為了不同目的而彼此使用同一個頻帶的通訊協定間的傳輸訊號和自然界中所存在的干擾訊號下，這對於整個射頻前端電路的設計而言是一個很大的挑戰，接收機在此頻段中，提供訊號調變、放大及濾波等功能且在不影響其他鄰近頻帶下，並從眾多的雜訊及干擾訊號中接收到正確的訊號，並經過降頻及解調處理，最後提供後段的基頻訊號處理。在設計接收機時，不同的接收機架構各有其特性及應用範圍，一般來說，考量的重點在於接收機的成本，外接元件的數目，總消耗功率及複雜度，以下將就常見的接收機架構作一簡單分析，並介紹接收機中混頻器元件的參數介紹。[2,3]. 2.2 射頻接收機架構 2.2.1 超外差式接收機超外差接收機其基本架構中，射頻訊號從天線接收下來後，首先經過頻帶選擇濾波器濾除射頻頻帶週遭的雜訊，隨後進入下一級的低雜訊放大器放大射頻訊號並抑制雜訊的干擾，並經過鏡像消除濾波器降低鏡像雜訊對接收訊號的影響，接著射頻訊號經由混頻器與本地振盪器所產生的本地訊號進行轉換頻率的動作，並於混頻器輸出端得到降頻後的中頻訊號(Intermediate Frequency,IF)，再經由通道選擇濾波器傳送至後級可調變增益放大器來調整訊號的振幅準位以利下一級的類比/數位轉換器(A/D Converter)來完成訊號轉換。訊號在射頻頻帶傳輸時，若通訊頻段是一非常窄小的通道且各通道彼此緊密相接時，則在此射頻頻率下欲進行頻道的選擇需要非常高的品質因素(Quality Factor)的濾波器，一般來說這可能需要多級的濾波器來達成濾波的效果，然而多級濾波器所造成的訊. -4-.

(16) 號衰減亦大幅降低接收訊號的訊號品質，因此，超外差接收機的架構即是將訊號降到較低的頻率已減少前級濾波器對 Q 值的要求，然後再進行頻道的選擇及解調的工作。為了解決超外差接收機中，在中頻頻率設定所造成的考量，可以利用多次降頻的方式如圖 2.1 所示，因此降低了通道選擇濾波器在設計上對於其 Q 值的要求。 I. ADC RF filter. LNA. IR filter. mixer. IF filter. VGA. 90 Q. LO. ADC. Discrete component LO. 圖 2.1. 超外差接收機基本架構. 2.2.1.1 鏡像干擾外差式接收機中有個嚴重的問題就是鏡像頻率的干擾，所謂鏡像頻率亦即和射頻訊號一樣經由本地振盪訊號混頻產生相同的中頻(IF)，因此如果射頻訊號(RF=LO+IF)則鏡像頻率即為(IM=LO-IF)，經過本地訊號混頻後，同時降到 IF 而導致訊號頻譜的重疊間接的影響了欲接收訊號的品質，換言之，降低了接收機的訊號雜訊比(SNR)。因此，外差式接收機需要在低雜訊放大器和混頻器之間加上一個鏡像去除濾波器(IR Filter)來濾除掉鏡像頻率的干擾，通常這些濾波器所需的 Q 值不能由晶片實現，需額外在晶片外由被動元件組成，因此會增加面積不利於系統的整合，此方式適用於 RF 及 IF 頻帶差距大的情形下，因此與接收機在規劃時，其中頻頻率的選擇有相當大的關係，如圖 2.2 所示。此外，中頻頻率的選擇對於系統的效能有很大的影響，一般來說，若混頻器降頻的頻帶若為高中頻時，則此一接收機對於濾除鏡像頻率有較佳的效能，但相對的其無法有效的濾除鄰近頻帶的干擾，這是由於其中頻頻帶較高，鏡像訊號離所需的訊號較遠，使得鏡像去除濾波器可以達成較高的鏡像去除功能，但如此高的中頻將意謂著中頻的頻道選擇濾波器需要非常高的 Q 值，且需要較高速的類比數位轉換器。相反的，若其降頻後的頻帶為低中頻，則所需訊號與鏡像訊號較近，則鏡像消除濾波器將無法有效抑制鏡像干 -5-.

(17) 擾，使得與前述高中頻相比下，鏡像訊號降到中頻的比例較高，但相對的低中頻的濾波器比較容易達成頻道的選擇。 LNA. mixer. IR filter. IF filter. LO. LO. channel select filter. interferer. IR filter. (a) wIM. 0. WRF WIF. WIF. WIF interferer IR filter. channel select filter. LO. wIM. 0. WRF. WIF. (b) WIF. WIF. 圖 2.2 鏡像干擾與中頻帶干擾抑制的關係(a)高中頻(b)低中頻. 2.2.1.2 半中頻的影響此外，除了鏡像訊號所造成的問題外，中頻頻率在設計上還需要考量半中頻的效應 (half IF)，倘若降頻器有 RF 及 LO 輸入端，分別存在干擾訊號以及 LO 的二次諧波(second harmonic) ，則在一半中頻的訊號. (2 ⋅ (. LO + RF ，一樣有可能降到中頻 2. IF LO + RF − 2 LO = IF ) 造成雜訊，而另一種情形則是此中頻訊號降至頻帶 2 2. LO + RF LO + RF IF − LO = ) ，因此為避免半中頻效應，將設計在鏡像消除的頻帶內 2 2 2. 為一解決方法，如圖 2.3。. -6-.

(18) LO. LNA. IR filter. mixer. LO. (WLO+WRF)/2 WRF 圖 2.3. 0 WIF/2 WIF. 外差式接收機半中頻問題. 由以上可看出，超外差接收機架構由於鏡像頻率的去除需要額外的外接式元件等因素，而難以將整個收發器作 IC 積體化，因此慢慢面臨被取代的命運了。 2.2.2 直接降頻接收機相較於超外差接收機架構，由於其製作上的所需的部份單元須靠外接元件以符合規格要求，使得系統無法進一步整合至單晶片內，因此，近年來接收機逐漸朝向直接降頻之架構為目標。直接降頻接收機(direct conversion receiver)又稱為零中頻(zero IF) 接收機或 homodyne 接收機，因為其中頻頻率為零，理論上不受到鏡像頻率的干擾，因而免除了外接式的鏡像消除濾波器，因此在成本、功率消耗及系統整合單晶片的可能性具備了相當的優勢。其基本架構如圖 2.4 所示。 I ADC RF filter. LNA 90 Q ADC. Discrete component LO. 圖 2.4. 直接降頻接收機架構. -7-.

(19) 射頻訊號經由天線接收至 LNA 接收後，若使用相位或頻率調變系統，因其訊號分布於不同的頻帶上，因此接收路徑需分為 in-phase/quadrature-phase 兩路徑後，再分別與兩相差 90 度的 LO 訊號做降頻動作至基頻帶，因為此一架構將射頻訊號直接降至基頻帶上，所以不需要使用通道選擇濾波器，而是串接一級低通濾波器，濾除基頻帶外的雜訊，而後經過類比/數位轉換器，將其資訊轉為數位信號。雖然直接降頻接收機具有著不需鏡像頻率濾波器等優點，然而，實際在設計時，直接降頻接收機卻需面對許多可能產生的問題，譬如，直流偏移(DC Offset)、相位不匹配 (I/Q mismatch)、低頻閃爍雜訊(Flicker noise)、偶次諧波失真(even-order distortion) 以及本地振盪洩漏(LO leakage)等問題，以下將就此做簡單說明:. (a)直流偏移: 直流偏移簡單來說是由於本地振盪訊號和射頻訊號相同，且因為混頻器的 LO 端 RF 端的隔離度不夠高所致，而較強的 LO 訊號透過基板及電晶體間的接面電容耦合至 RF 端，甚至偶合至天線端輻射出去再接收後由低雜訊放大器放大後和原始相同頻率的本地振盪器所混頻，因而產生直流訊號，如圖 2.5(a)。另一種情況則是，若天線接收進一強干擾訊號後，則此強干擾訊號由於 RF 端至 LO 端隔離度不夠高，使得此強干擾訊號耦合至 LO 端，再與相同頻率的干擾訊號混頻，而得到一直流訊號，如圖 2.6(b)。因此，當發生直流混頻時，直接降頻混頻器的輸出端除了所需的基頻訊號外，仍包含了直流偏移的成分，若此直流偏移夠大，則將驅使下一級的類比/數位轉換器飽和而影響資料準確性。一般解決則是利用大電容將混頻器的輸出訊號的低頻訊號阻隔，以去除直流偏移成分，然其缺點則是在利用大電容進行耦合時，卻犧牲了基頻訊號的低頻成分，而使訊號產生失真，因此對於某些調變則不適用。. -8-.

(20) LNA. LPF. ADC. (a). LPF. ADC. (b). LO. LNA. LO. 圖 2.5. 直接降頻接收機的直流偏移原因. (b) 相位不匹配一般使用相位或頻率調變的接收機，其降頻路徑使用兩互為正交的混頻方式，為符合此一架構要求，因此需將射頻及本地振盪訊號分成同相訊號(in-phase)與正交相訊號(quadrature-phase)，此兩相互正交的訊號其產生方式為在其中一端的的傳輸路徑上串接一個 90 度的相移器，但若是串接在射頻訊號的路徑上，則需涉及到功率、雜訊以及增益間的相互考量，因此一般將此 90 度的相移器串接在本地振盪訊號的路徑上，如圖 2.6 所示。因此，若此產生的同相與正交相的本地振盪訊號間存在有振幅的不匹配或是相位上的偏移時，則將造成降頻訊號星狀圖(Constellation)的飄移而提高了傳輸位元錯誤率，如圖 2.7 所示。 phase and gain error LPF. 90. VRF VLO. I. phase and gain error phase and gain error LPF. Q. phase and gain error. 圖 2.6. 直接降頻接收機增益/相位不匹配. -9-.

(21) Q. Q Ideal. Ideal. I. I. (a). (b). 圖 2.7 訊號星狀圖 (a)振幅(b)相位不匹配效應 (c)偶次諧波失真若在欲接收的射頻頻帶附近存在有兩相近的強干擾訊號時，則經由非線性電路如 LNA 放大時，其二階交互調變項會出現在基頻頻帶附近，如圖 2.8 所示。又因為混頻器其有限的隔離度下，使得此二階交互調變項會由射頻端耦合至輸出端，間接的對輸出的基頻訊號造成影響，因此，此一現象稱之為偶次失真。一般量測偶次諧波失真，我們可以經由輸入二階截斷點(Input Second-Order Intercept Point,IIP2)來判斷，其原理與 IIP3 類似，均為利用兩相近頻帶的訊號輸入至待測電路中，並掃動不同的輸入功率下，觀察其二階交互調變項對輸出訊號功率的影響，因此解決方法為提昇整體電路的線性度以及增強混頻器的隔離度。 interferers. 0 Desired channel. Feedthrough LNA. 0 LO. 圖 2.8 偶次諧波失真 (d)閃爍雜訊(flicker noise)] 閃爍雜訊因為其雜訊功率頻譜密度和 1/f 成正比，且和元件尺寸成反比，因此若是頻 - 10 -.

(22) 率越低，則對欲接收訊號的影響就越大，又因為直接降頻接收機其架構為將訊號降至基頻，因此閃爍雜訊所帶來的影響將不可忽略。若欲降低其對系統的影響時，可朝增加 LNA 及混頻器的增亦或是將後級電路的元件尺寸加大著手，詳細關於閃爍雜訊的部份將於第三章後半部混頻器雜訊模型有完整介紹。. 2.3 混頻器設計參數介紹在介紹完一些相當常見的射頻收發機的架構後，本節將介紹射頻收發機中最主要轉換頻率的元件-混頻器常用到的設計考量。混頻器在接收機中扮演了十分重要的角色，其直觀概念即為一乘法器，透過混頻器能夠使射頻訊號和本地振盪訊號具有相乘的效果，來達到降頻或昇頻的目的。此外，由於混頻器為三端元件，因此其在高頻參數及效能的考量上有別於其他高頻電路，因此在混頻器設計上，1dB 壓縮點、輸入三階截斷點、轉換增益、雜訊指數以及隔離度等參數之間，存在著彼此 trade-off 的關係，以下將針對混頻器的規格參數以及傳統混頻器作一簡單介紹。[4]. 2.3.1 非線性效應在一般電路應用上，吾人可利用線性模型來表示小訊號時的系統響應，然而，在接收機中，由於高頻訊號鄰近頻帶的強干擾訊號，經由接收機接收後，將會對接收機造成影響，因此，此一線性模型便不足以表示此一接收機在小訊號時完整的系統響應，所以對一非線性系統中，我們可用下式來表示此一非線性模型. y (t ) = a1 x(t ) + a2 x 2 (t ) + a3 x 3 (t ) + ..... - 11 -. (2.1).

(23) 在上式 2.1 中，假使輸入訊號為一弦波訊號 x(t ) = A cos( wt ) ，則代入上式可改寫為:. y (t ) = a1 A cos( wt ) + a2 A 2 cos 2 ( wt ) + a3 A3 cos 3 ( wt ) 1 + cos(2wt ) 3 cos( wt ) + cos(3wt ) + a3 A 3 2 4 3 2 2 3a A a A3 a A a A = 2 + (a1 A + 3 ) cos(wt ) + 2 cos(2wt ) + 3 cos(3wt ) + ... 2 4 2 4 = a1 A cos( wt ) + a2 A 2. (2.2). 如同上式 2.2，輸入單一頻率的訊號經由非線性的系統響應，於輸出端可以得到多個振幅及頻率相異的訊號，其中位於頻帶 w 的訊號稱之為基礎(fundamental)訊號，而高階項 2w、3w，則稱之為諧波(harmonics)。一般來說，諧波的振幅小於基礎訊號，對訊號的影響有限，但隨著輸入訊號的增強，也相對增強了諧波訊號的振幅而間接影響到接收機接收訊號的能力，因此，如何去抑制諧波訊號對系統所造成的影響是相當重要的。 2.3.2 1dB 增益壓縮點(P1dB) 一般線性系統而言，電路的增益應為一固定值，也就是輸入功率與輸出功率的曲線關係應為一直線，而接收機之非線性系統中，隨著輸入功率的增加，輸出功率也由於非線性系統的效應，使得輸出功率與輸入功率不再是固定的直線關係，而有所改變，因此當在特定輸入功率下，其對應的輸出功率低於依照理想線性關係相對應的輸出功率 1dB 時，此時的輸入功率稱之為輸入端 1dB 壓縮點(1-dB compression point,P1dB)。由式 2.3 可定義出 1dB 壓縮點即為. 3 20 log a1 − 1dB = 20 log(a1 + a3 A12dB ) 4. (2.3). 整理後可得到 A1dB = 0.145. a1. (2.4). a3. 其關係如圖 2.9。因此衡量一個電路的線性度，通常經由觀察其 P1dB 及稍後介紹的 IIP3 即可判斷其線性度的優劣。. - 12 -.

(24) Pout OP1dB. 1 dB. IP1dB. 圖 2.9 P1dB 定義 2.3.3 輸入三階截斷點當使用兩個不同頻率的弦波訊號輸入至一非線性系統中，使其在輸出端產生的多項弦波訊號，其頻率為兩輸入訊號頻率的和或差值，此一現象稱之為交互調變(Inter modulation, IM)，假設兩輸入訊號為 x(t ) = A1 cos( w1t ) + A2 cos( w2 t ) ，代入式 2.1 中，則可改寫為 y (t ) = a1 ( A1 cos w1t + A2 cos w2 t ) + a 2 ( A1 cos w1t + A2 cos w2 t ) 2 + a3 ( A1 cos w1t + A2 cos w2 t ) 3. (2.5). 將上式展開後，可以得到如下的基礎頻率項及多階交互調變項. 3 3 3 3 w1 , w2 : (a1 A1 + a3 A13 + a3 A1 A22 ) cosw1t + (a1 A2 + a3 A23 + a3 A2 A12 ) cosw2t 4 2 4 2. (2.6). w1 ± w2 : a 2 A1 A2 cos( w1 + w2 )t + a 2 A1 A2 cos( w1 − w2 )t. (2.7). 3a A2 A 3a A2 A 2w1 ± w2 : 3 1 2 cos(2w1 + w2 )t + 3 1 2 cos(2w1 − w2 )t 4 4. (2.8). 3a A 2 A 3a A 2 A 2w2 ± w1 : 3 2 1 cos(2w2 + w1 )t + 3 2 1 cos(2w2 − w1 )t 4 4. (2.9). 其中，以三階交互調變項對系統的影響最為嚴重，如圖 2.10 所示，若接收機與接收訊號頻帶上具有兩鄰近頻率解功率相同的強干擾訊號 w1 , w2 ，則在接收與降頻的處理過程中，因系統的非線性所生成的三階調變項 2 w2 − w1 ,2 w1 − w2 的頻率與接收訊號相近，因此容易造成接收訊號的干擾，增加訊號解調後的位元錯誤率，此一現象稱之為諧波失真。. - 13 -.

(25) 圖 2.10. 交互調變干擾. 因此，當輸入端訊號的功率較小時，在輸出端接收頻帶訊號的功率較三階交互調變項大，因此仍能在輸出端獲得欲接收頻帶的訊號，但隨著輸入端訊號功率的增強，相對的，三階交互調變項的干擾則呈倍數增加，當輸出端欲接收頻帶訊號的功率與三階交互調變項的功率相等時，此時之輸入端訊號功率值稱為此系統的輸入三階截斷點(Input Third-order Intercept Point,IIP3)，輸出端的功率則稱為輸出三階截斷點(Output Third-order Intercept Point,OIP3)，此時若輸入端訊號功率再增加時，則於輸出訊號中，三階交互調變項的影響將大於一階項，如圖 2.11 所示，由定義可得. 3 3 a1 AIIP 3 = a3 AIIP 3 4. (2.10). 整理後可得 AIIP 3 =. 4 a1. (2.11). 3 a3. 另外，亦可由圖中簡單的算出輸入與輸出的三階截斷點. IIP3 | dBm = OIP3 | dBm =. ∆P | dBm + Pin | dBm 2. (2.12). ∆P | dBm + Pout | dBm 2. (2.13). 其中 ∆P 一階項及三階項輸出的 dB 相差值。. - 14 -.

(26) 圖 2.11. 三階截斷點. 2.3.4 阻隔與遲滯當接收機在一強大干擾訊號下欲偵測一微弱訊號時，訊號的增益會受到干擾的影響，此現象稱之為遲滯，而在極端情況下甚至阻絕的訊號的接收，為了了解這樣的現象，假設在式 2.6 中 A2 ⟩⟩ A1 時，則可簡化為. 3 {a1 + a3 A22 } A1 cos w1t 2 若 a3 為負號，則當 a1 +. (2.14). 3 a3 A22 為零時，訊號已經被阻絕了，一般定義干擾的程度為造成 2. 增益衰減 3 dB 時的情況為 3dB 遲滯點，即. 3 a1 + a3 A22 2 20 log{ } = −3 a1. (2.15). 整理後可得 A2 = 0.441. a1. (2.16). a3. 2.3.5 非線性電路的串接效應電路串接時，電路間的非線性效應對整體接收機的線性度會有相關的影響，如圖 2.12 所示，假設 AIP 3,n 為第 n 級電路的 IIP3 功率特性值， an 表示第 n 級電路的增益值，則我們可以獲得接收機的線性度與各級電路線性度的關係式:. - 15 -.

(27) 圖 2.12. 非線性電路的串接效應. a12 a12 a22 1 1 ≈ + + + .... AIP2 3 AIP2 3,1 AIP2 3, 2 AIP2 3,3. (2.17). 假設 AIP 3,1 = AIP 3, 2 = AIP 3,3 = .... = AIP 3,n , an ≥ 0 ，則由式 2.17 中可推得，接收訊號被數級電路放大，在每一級電路線性度相同的情況下，電路的串接將造成整體電路線性度的降低，而若在設計上提升後級電路的線性度時，則相對的可以提高整體串接電路的線性度，因此，由上式可知，後級電路對系統線性度的影響較大。. 2.3.6 轉換增益/損耗轉換增益/損耗是指電路的輸出訊號功率(或電壓)與輸入訊號功率(或電壓)的比值，若為正值，則表示輸出訊號被放大，為轉換增益;若為負值，則表示輸出訊號變小，則為負值，為轉換損耗，其定義如下 Conversion Gain/Loss = 10 log. PRF PIF. (2.18). 2.3.7 隔離度隔離度(Isolation)為混頻器中用以判斷一端輸入訊號對其他輸出端或輸入端所造成的影響，一般混頻器為三端電路，包含 RF、LO 及 IF，又因為 LO 訊號功率往往大於其他兩端，若再加上電路架構不良或是電晶體間的寄生效應，則 LO 訊號極可能偶合至其他兩端，因而間接影響到其他輸出端的訊號品質，在混頻器中，表示隔離度所用的參數分別為 LO-RF、LO-IF 與 RF-IF、RF-LO。其中 LO-RF 表示 RF 端測得到 LO 的功率值與 LO. - 16 -.

(28) 輸入端所輸入的功率之比，一般以 dB 來表示。其餘 LO-IF、RF-IF 及 RF-LO 及所代表意義均相同。在實際應用中，直接降頻混頻器對於 LO-RF 的隔離度由為重視，其原因於第二章節已稍作解釋，而 LO-IF 若隔離度不好，則 LO 耦合至 IF 端的訊號則可能降低混頻器後級放大器的效能。. 2.3.8 雜訊指數雜訊指數簡單來說即是定義輸入端所得到的雜訊比和來自輸出端的雜訊比之間的比值，以分貝(dB)來表示。一般而言，雜訊指數定義於 1Hz 的頻寬，或可稱為點雜訊。由於訊號雜訊的增加來自於電路系統本身的大小，因此雜訊指數可看成一個電路系統對於訊號的訊雜比衰減程度。即表示為. NF = 10 log. Si / Ni SNRin = 10 log (dB) So / No SNRout. (2.19). 其中 S 和 N 分別表示訊號和雜訊功率。. Vn2. 2 Rs VRS. - +. P. Vin. - + I n2. +Noiseless Circuit. Vout. Z in. 圖 2.13. 雜訊指數的計算. 假設α為 Vin 至電路輸入端 P 的電壓增益，則 P 點之訊雜比可表示成 SNRin =. α 2Vin 2. (2.20). α 2 VRS2. 電壓增益 Av 為 P 點至 Vout，則輸出端的訊雜比可表示為 SNROUT =. α 2 AV2Vin2 [VRS2 + (Vn + I n Rs ) 2 ]α 2 Av2 - 17 -. (2.21).

(29) 則整體電路的雜訊指數可表示成下式. NF =. VRS2 + (Vn + I n RS ) 2 VRS2. = 1+. (Vn + I n RS ) 2 4 KTRs. (2.22). 如前所述，在接收器中的電路通常以串接方式來實現，一般來說，若每一級電路皆具有放大訊號的能力，然而，在訊號被放大的同時，雜訊也相對的隨之增強，因此在接收機電路中，前級需有一個低雜訊放大器以抑制整體雜訊，其原因可由 Friis equation 來得知:. NFtotal = 1 + ( NF1 − 1) +. NFn − 1 NF2 − 1 NF3 − 1 + + ... + G1 G1G2 G1G2 ...Gn−1. (2.23). 其中 NFn 為第 n 級電路的雜訊指數，Gn 則為第 n 級電路的功率增益，由上式可知，若 Gn 皆大於零，除了第一級電路外，提高各級增益可以降低包含第二級之後的雜訊指數，因此在串接電路之中，第一級電路對整體電路在雜訊上的表現有很大的影響。. - 18 -.

(30) 第三章 CMOS 混頻器原理與雜訊模型之建立. 3.1 簡介混頻器利用電路非線性特性將兩個不同頻率的訊號相乘以達到頻率轉換的目的，一般來說，混頻器的設計考量上包含了轉換增益、LO 訊號功率的大小，整體混頻器線性度的表現、雜訊指數、埠對埠的隔離度、功率消耗、輸入及輸出的匹配及頻寬上的考量，通常需依照系統架構而有不同的取捨。目前大部分混頻器均採用主動式混頻器來分擔整體接收系統上各級電路的增益負擔，另外在埠與埠的隔離度上，LO-RF 的訊號洩漏在接收機中將本地振盪訊號經低雜訊放大器洩露至天線端，甚而反射回混頻器和本地振盪訊號混頻造成自我混頻，倘若 LO-IF 隔離度不佳，則 LO 洩漏訊號將會飽和後級放大器電路，因此本論文採用雙平衡式混頻器的架構以減少隔離度所造成不良之影響且提高電路增益。另外，雖然混頻器的雜訊指數其要求並不需要多嚴謹，因其前級為低雜訊放大器能有效降低整體系統雜訊指數，本章節將就混頻器的閃爍雜訊及熱雜訊對混頻器的影響作一討論，最後，將稍加介紹量測環境及量測系統的架設。. 3.2 混頻器原理 3.2.1 被動式混頻器被動式混頻器的實現方式為利用一具有非線性特性的元件，如二極體、BJT、或是 MOSFET 等元件，利用其中二極體及 BJT 及輸入訊號與輸出訊號之關係呈現指數性曲線的條件，而 MOSFET 其輸入與輸出訊號的關係呈現平方律的條件下，將兩射頻訊號結合成輸入訊號，再經由此元件的非線性特性產生多階諧波，並取出其二階交互調變項後，即可獲得升頻或降頻之訊號。. - 19 -.

(31) Nonlinear device. VLO(t). VRF(t). 圖 3.1. 被動式混頻器. 如圖 3.1 所示， vin (t ) = v RF (t ) + v LO (t ) ，則由輸出端可得到輸入 vin (t ) 經由非線性電路所生成的包含諧波之輸出 N. vout (t ) = f (vin (t )) = ∑ α n (vin (t )) n. (3.1). n =0. 由上式可知，其輸出包含了直流項、RF 及 LO feedthrough 以及 RF 與 LO 訊號之多階諧波項。在此之中，唯有 a 2 vin2 (t ) 為希望接收到的訊號，再經由展開做三角函數積化和差之公式後可得到 wRF + wLO 以及 wRF − wLO 兩項，而 wRF + wLO 即為降頻後之訊號。此被動式混頻器的優點在於架構較為簡單，且消耗較低的功率，但缺點則為此被動式混頻器為利用元件的非線性特性達成混頻的功能，除了所需之 IF 頻率外，其輸出仍包含了訊號諧波項、交互調變項，使得輸出頻譜將變的非常混亂，因此常需要在外部加上濾波器以濾掉 IF 頻帶外之訊號。另外也由於輸入 RF 和 LO 訊號在同一端，因而也需要額外之外加電路來隔離 LO 訊號，以避免 LO 訊號漏到 RF 端而由天線輻射出去。因此通常此類混頻器的 LO-RF 和 RF-LO 隔離度往往不甚理想，因此在積體電路設計上較少採用此類架構。. 3.2.2 單平衡式混頻器單平衡式混頻器將 RF 訊號經由轉導放大器 M1(transconductor stage)，將輸入電壓訊號轉換為電流訊號，再經由電流切換級(current commutating stage)M2，M3，LO 訊號使其切換頻率等於 WLO，使其產生升降頻的效果，最後經由負載級(load stage)將小訊號電流轉換為差動輸出電壓訊號，其作動原理參照下圖 3.2。 - 20 -.

(32) VLO+(t) T. VIF VLO+. t. VIF. VLOVLO-(t). gm. VRF. VRF. t 圖 3.2. 單平衡混頻器. 假設輸入 RF 訊號為 VRF (t ) = vRF coswRF t ，經由轉導放大級的 M1 轉為射頻電流訊號. i RF = I DC + g m v RF cos wRF. (3.2). 此電流訊號在經過 LO 訊號做電流切換，達成升降頻的工作。以下將導出單平衡混頻器的公式，並分別以單端輸出及雙端輸出的訊號來討論。在此對 FLO+ 與 FLO-做傅利葉級數的分析可以得到. 1 2 sin 3 w LO t sin 5 w LO t + [sin w LO t + + + .....] 2 π 3 5 1 2 sin 3 w LO t sin 5 w LO t = − [sin w LO t + + + .....] 2 π 3 5. FLO + = FLO −. (3.3). 當輸出為單端輸出時，輸出訊號可表示成. iIF,sing = iRF × FLO+. (3.4). 其中 FLO+(t) 經過傅利葉級數展開後可以得到. sin 3wLO t sin 5wLO t 1 2 i IF ,Sing = ( I DC + g m v RF cos wRF t ) × [ + (sin wLO t + + + .....)] 3 5 2 π I 1 2 = DC + g m v RF cos wRF t + I DC sin wLO t π 2 2 1 1 + g m v RF sin( wRF − wLO ) + g m v RF sin( wRF + wLO ). π. (3.5). π. 由上式 3.5 可知，包含了 LO-to-IF 的穿透(. 2. π. I DC sin wLO t )外，還包含了 RF-to-IF 的穿. 1 透( g m v RF cos wRF t )。對於降頻器而言，因為中頻濾波器對 RF 及 LO 訊號有足夠的濾除 2 - 21 -.

(33) 功能，所以 RF 及 LO 訊號的穿透影響較小，但對升頻器而言，由於 RF 及 LO 的頻率太接近，則 LO 的穿透就很難消除。當輸出為雙端輸出時，輸出訊號可表示成. i IF ,diff = i RF × [ FLO + − FLO − ]. (3.6). 其中 FLO+(t)與 FLO-(t) 經過傅利葉級數展開後可以得到. sin 3wLO t sin 5wLO t + + .....) π 3 5 4 2 2 = I DC sin wLO t + g m v RF sin( wRF − wLO )t + g m v RF sin( wRF + wLO )t. i IF ,diff = ( I DC + g m v RF cos wRF t ) ×. π. 4. (sin wLO t +. π. (3.7). π. 由上式 3.7 發現，包含了 LO-to-IF 的穿透. 4. π. I DC sin wLO t ，但卻可消除掉 RF-to-IF 的穿. 透。雙端輸出與單端輸出基本上並不影響電路的線性度，但相較於單端輸出，雙端輸出較單端輸出多了約 6dB 的轉換增益，然而，因其轉導輸出級仍會有直流項的存在，因此此一架構仍無法避免 LO feed-through 的生成。. 3.2.3 雙平衡式混頻器. 雙平衡式混頻器(Double-balanced mixer)，又稱為 Gilbert Cell 混頻器，如圖 3.3 所示，為利用一 MOS 差動對實現其轉導放大級，經由兩對反相切換的電流切換級電路使 RF 電流訊號降頻至基頻，再經交叉耦合至負載極差動輸出，此架構對於 LO feedthrough 的抑制具有較好的效果，且與被動式混頻器相較，具有較高的隔離度，但相較於單平衡式混頻器，其較大的輸入參考雜訊及較多的功率消耗為其缺點。基本電路操作及架構如下。. - 22 -.

(34) VLO+(t) R. R. T. VIF. t VLO+ VRF+. VLO+. M5 M6. M3 M4. VLOM2. M1. VLO-(t). VRF-. t. Is. 圖 3.3. 雙平衡混頻器. 假設 M1，M2 均操作於飽和區，且 VLO(t)為一方波訊號，則根據寶和區輸入電壓與輸出電流的關係式可表示為:[5,6]. 其中 k n =. iD1 = k1 (vGS1 − Vth ) 2. (3.8). iD 2 = k 2 (vGS 2 − Vth ) 2. (3.9). I S = iD1 + iD 2. (3.10). W 1 µ n Cox n ，vGSn 中包含直流偏壓 VGSn 及其交流小訊號 v gsn ，經由化簡可以得 2 Ln. 到 iDn = k n (vGSn − Vth ) ，將兩式相減之後，可以推得下式 iD1 − iD 2 =. k n ( v GS 1 − v GS 2 ). = k n ( v gs 1 − v gs 2 ). (3.11). = k n ( v RF ). 其中 v RF 為 M1 及 M2 兩閘級端之差動電壓差值，. vRF = vGS1 − vGS2 = vgs1 − vgs2. (3.12). 將上兩式化簡後可得到 iD1 =. IS v v2 + 2kI S ( RF ) 1 − RF I 2 2 2⋅ s k. 2 IS v RF v RF iD 2 = + 2kI S ( ) 1− I 2 2 2⋅ s k. - 23 -. (3.13). (3.14).

(35) 上式中 1 −. 2 v RF I 2⋅ s k. 為一有理數，因此可推得. 2 v RF ≤1 Is 2⋅ k. v RF ≤ 2 ⋅. 假設在 v RF = 0 ， iD1 = iD 2 =. (3.15). IS k. (3.16). Is ， VGS 1 = VGS 2 = VGS 則可推出 2. Is = k (VGS − Vth ) 2 2. (3.17). 由此關係式可將上兩式重新改寫成. 令 gm =. iD1 =. IS IS v ( RF ) + 2 VGS 1 − Vth 2. (3.18). iD 2 =. IS IS v ( RF ) − 2 VGS 1 − Vth 2. (3.19). IS = k (VGSn − Vth ) ，則可以得到 VGSn − Vth iD1 =. IS v + g m ( RF ) 2 2. (3.20). iD 2 =. IS v − g m ( RF ) 2 2. (3.21). 而本地振盪訊號切換 M3、M4、M5、M6，因此可推出輸出電流為 sin 3wLO t sin 5wLO t 1 2 iOUT 3 = iD1 × [ + (sin wLO t + + + .....)] 3 5 2 π. (3.22). sin 3wLO t sin 5wLO t 1 2 iOUT 4 = iD1 × [ − (sin wLO t + + + .....)] 3 5 2 π. (3.23). sin 3wLO t sin 5wLO t 1 2 iOUT 5 = iD 2 × [ − (sin wLO t + + + .....)] 3 5 2 π. (3.24). sin 3wLO t sin 5wLO t 1 2 iOUT 6 = iD 2 × [ + (sin wLO t + + + .....)] 3 5 2 π. (3.25). - 24 -.

(36) 當 IF 訊號輸出為雙端時，輸出訊號可表示成. i IF ,diff = i IF + − i IF − = (iOUT 3 + iOUT 5 ) − (iOUT 4 + iOUT 6 ) I I v v 4 4 4 4 = iD1× ( )(...) + iD 2(− )(...) = [ S + g m ( RF )] × ( )(...) + [ S − g m ( RF )] × (− )(...) 2 2 2 2 π π π π sin 3wLO t sin 5wLO t 4 = g m v RF × (sin wLO t + + + .....) 3 5 π (3.26) 其中 v RF (t ) 可視為 v RF cos wRF t ，代入式中可得 i IF ,diff = g m v RF cos wRF t ×. 4. π. (sin wLO t +. sin 3wLO t sin 5wLO t + + .....) 3 5. (3.27) 忽略高階項的諧波後，乘上負載阻抗可得到輸出 IF 電壓訊號. v IF ,diff =. 2. π. g m v RF sin( wRF − wLO )t × R. 所以其轉換增益為 conv.gain =. 2. π. (3.28). gm × R. 由式 3.28 中可看出，雙平衡混頻器在理想上可消除 LO-to-IF 及 RF-to-IF 的穿透。當 IF 訊號輸出為單端時，輸出訊號可表示成. sin 3wLO t sin 5wLO t 1 2 iIF ,sin = (iOUT 3 + iOUT 5 ) = iD1× [ + (sin wLO t + + + .....)] + 3 5 2 π sin 3wLO t sin 5wLO t 1 2 iD 2 × [ − (sin wLO t + + + .....)] 2 π 3 5 I sin 3wLO t sin 5wLO t 2 = S + g m v RF cos wRF t × (sin wLO t + + + .....) 3 5 π 2. (3.29) 忽略高階項的諧波後，乘上負載阻抗可得到輸出 IF 電壓訊號 v IF ,sin =. IS 1 × R + g m v RF sin( wRF − wLO )t × R π 2. (3.30). 由上式 3.30 可知，即使單端輸出也一樣沒有 LO-to-IF 及 RF-to-IF 的穿透，但卻有 I S 項存在，因此在驅動級的訊號雜訊將會和此直流成分相互混頻而增加輸出端的雜訊功率。. - 25 -.

(37) 3.3 CMOS 混波器雜訊模型之建立 CMOS 混波器的雜訊分析遠較低雜訊放大器複雜的多，本節將透過 ABIDI 於 2000 年所提出的物理模型，以混頻器的雜訊源，並經由此模型說明雜訊源經由何種過程出現在輸出端。[7,8] 下圖 3.4 為一傳統的單平衡混頻器，其架構由輸入轉導電晶體 M1，開關切換電晶體 M2 與 M3 及輸出負載 RL 所組成，一般來說，對於一個直接降頻接收機而言，電晶體的閃爍雜訊(Flicker noise)為造成混頻器的主要因素，而對於超外差架構來說，電晶體的通道熱雜訊(Thermal noise)將主宰著混頻器的雜訊來源，因此將再此將兩種雜訊作一討論。 RL. RL. VIF M2. VLO+. M3. VLO-. M1. 圖 3.4. 單平衡混頻器電路架構圖. 3.3.1 閃爍雜訊(Flicker noise)對輸出的影響電晶體在低頻時，主要呈現的雜訊為閃爍雜訊，由於其雜訊頻譜密度與 1 / f 成正比，故又有 1 / f noise 之稱。其原因在於 MOS 閘極氧化層與矽基板介面之間，由於矽晶體末端於此介面會產生共價鍵，當電荷載子於此介面移動時，會隨機的被此共價鍵所捕捉，然後再隨機的釋放，因而使得汲極電流產生閃爍雜訊，此外，仍有許多機制被認為會產生閃爍雜訊。此閃爍雜訊的模型以一個和閘極串聯的電壓源來建立:[6]. Vn2 =. K 1 ⋅ CoxWL f. (3.31). 其中 K 為製程相關相關參數，一般來說閃爍雜訊在頻率大於 1MHz 以上，其對電晶體雜訊的貢獻將遠小於通道熱雜訊。 A.負載雜訊(Load Noise). - 26 -.

(38) 對直接降頻接收器中的混頻器來說，負載端所產生的閃爍雜訊將伴隨著信號於輸出端出現。此一雜訊透過如下的方式將有效率的降低，改用 PMOS 負載取代 NMOS 將有助於降低閃爍雜訊，另外，若以電阻作為一輸出負載，雖電阻會犧牲部分的壓降(voltage headroom)，卻可以完全避免掉負載所產生的閃爍雜訊。 B.轉導級雜訊(Transconductance Noise) 一般來說，轉導級電晶體所產生的閃爍雜訊會隨著 RF 輸入信號做頻率上的轉移，也就是說，閃爍雜訊將轉移到以 wLO 為中心頻的頻帶(及以 wLO 奇倍頻為中心頻的頻帶)，同時，電晶體所產生的熱雜訊( wLO 及其奇次諧波)也會轉移至直流項。此外，對用於直接降頻接收器架構下的混頻器來說，實際情況由於開關切換電晶體的不匹配，因此轉導級電晶體的閃爍雜訊將因此而出現在輸出端，此情形分析如後。 C.開關電晶體雜訊對輸出訊號的直接影響對閃爍雜訊而言，由式子 3.31 可知，其等效輸入雜訊電壓對開關來說，其可視為一緩慢變化的 offset 電壓，且此雜訊電壓與開關電晶體的偏壓無關。關於閃爍雜訊對於開關電晶體的直接影響，在此以單平衡混頻器為例，將轉導電晶體視為一電流源，且為了簡化問題，令開關電晶體為完全切換，只要 LO 切換訊號大於零，即 V gs , M 1 > V gs , M 2 時，則偏壓電流將全部由 M1 流過，反之亦然。 VLO+(t) T. VIF VLO+. M1. t. VIF M2. VLOVLO-(t). gm. t 圖 3.5 單平衡混頻器在此假設開關電晶體的閘極差動訊號 Vin ,diff = Vgs ,M 1 − Vgs ,M 2 為一週期為 T 的正弦波，則理想上混頻器輸出應為 T 且輸出電流振幅為 I 的方波，又因為開關電晶體中閃爍雜訊的存在，使得其在閘極電壓上為一緩慢變化的 offset 電壓，因而造成了開關電晶體切換時 - 27 -.

(39) 的非理想性，且混頻器的輸出相較於理想週期 T 的方波有 ∆t 的時間偏差，如圖 3.6(a) 所示. ∆t =. Vn (t ) S. (3.32). 上式中 Vn (t ) 表示閃爍雜訊的電壓， S 為切換時 LO 訊號的斜率，如此則可將混頻器的輸出視為一週期為 T 的理想方波加上一寬度為 ∆t ，週期為 T/2 的脈波串，而其於一個週期內的平均電流則為 io ,n =. V V 2 2 ⋅ 2 I ⋅ ∆t = ⋅ 2 I ⋅ n = 4 I n T T S S ⋅T. (3.33). 由上式可看出，開關電晶體的閃爍雜訊出現在輸出端時，並沒有經過頻率的轉換而污染了被降頻到基頻的訊號。上式中 S 為 LO 訊號，其電壓在切換時的斜率，T 為 LO 週期，若 LO 為弦波時， S ⋅ T = 4πA ，A 為 LO 訊號的振幅。. 圖 3.6 (a)開關電晶體的輸入電壓 (b)混波器的輸出電流可分成理想方波及雜訊脈衝 - 28 -.

(40) 現在檢視混頻器輸出雜訊的完整頻譜，當 ∆t / T << 1 時則可將此脈波串近似為一大小為 2 I∆t / S 、頻率為兩倍 LO 頻率(週期為. T )的理想 delta 脈衝串，如圖 3.6(b)，根據取樣 2. 理論，則可視為一乘上 2 I / S 倍的雜訊 Vn 被一頻率為 2 wLO 之脈衝所取樣，其輸出端的基頻電流雜訊頻譜則為:. io,n ( f ) =. 4I 1 I Vn ( f ) = ⋅ ⋅ Vn ( f ) ST π A. (3.34). 若根據取樣理論，則其取樣影像會出現在 wLO 偶數倍頻率的地方，而 LO 穿透 (feedthrough)會出現在 wLO 頻率且振幅為. 2I. π. ，如圖 3.7 所示。. 圖 3.7 混頻器的輸出電流雜訊頻譜欲考量此開關造成的閃爍雜訊對混頻器雜訊指數的影響時，可將此一輸出雜訊除上源自輸入端源所造成的雜訊。這裡電晶體的小訊號模型採用短通道模型，其 g m / I 比值在長通道電晶體中接近 2 /(Vgs − Vth ) ，但在短通道電晶體中則近似 1 /(Vgs − Vth ) ，因此輸出端的訊雜比(SNR)可表示為. SNR =. 2 / π ⋅ g mVin V V 2A ST = ⋅ in = ⋅ in 4I / ST ⋅ Vn 2π (VGS − Vt ) Vn (VGS − Vt ) Vn. (3.35). 若混頻器的轉導級電晶體利用電感源級衰減使得輸入阻抗匹配至 50 歐姆，且由於混頻器的轉換增益為 2 / π ，則可得到 Source 電阻於混波器輸出端所產生的電流雜訊為，如圖 3.8，:[9-10]. - 29 -.