我們希望藉由加入屏蔽線來抑制相鄰傳輸線間彼此的耦合效應，然而加入屏蔽線雖 能有效抑制耦合效應，但連接線與屏蔽線更加接近的間距使得線間之耦合電容值上升，
電容負載的增加導致功耗的上升與速度的下降。因此如果我們在一段匯流排中讓一部份 的信號線被屏蔽線所保護而一部份的信號線裸露出來，如圖 4.11 所示，耦合產生的突 波會透過裸露出來的部分進入信號線中，然而如果我們能找出一個屏蔽比例將耦合效應 產生的影響控制在容忍範圍內，如此一來能讓信號線避免多餘屏蔽線所造成的負載，以 此換取功耗的下降與速度的提升。
Signal Wire
Shielding Protect
圖 4.11 部分屏蔽匯流排示意圖
根據我們先前推導的耦合突波模型，我們在其中加入屏蔽線相關的參數，模型圖如
43
44
我們可以發現突波之電壓峰值隨著屏蔽的比例之上升而降低，如圖 4.13 所示:
Glitch Voltage (mV)
Shielding Percentage
圖 4.13 突波電壓與屏蔽比例關係圖
Remained voltage at half UI will interfere the edge.
Time(ns)
Glitch(mV)
Shielding Percentage(100%-0%)
圖 4.14 不同屏蔽比例之突波電壓與半單位間隔後殘存電壓
45
然而我們關注的點在於耦合產生的突波是否能在轉態邊緣前回到穩態電壓，如圖 4.14 所示，因此突波電壓的峰值並不是重點，而是要看半個單位間隔後突波殘存的電壓 值，殘存的電壓值越接近穩態電壓則造成的信號抖動就越少。
為了估算最佳的屏蔽比例讓信號抖動的影響降至最低，我們發現所有的突波都是經 由相同的中繼器之輸出阻抗來進行放電，因此耦合進入待測線中之電荷量越多則放電的 時間越長，也就代表轉態邊緣上之電壓值越高，信號的抖動就越嚴重。我們將突波峰值 去乘上待測線之負載電容即能得出兩旁干擾線耦合到待測線上之電荷量，待測線上之負 載電容隨屏蔽比例之變化如圖 4.15 所示:
CL(F)
Shielding Percentage
圖 4.15 負載電容與屏蔽比例關係圖
46
耦合突波之峰值隨著屏蔽的比例而下降，然而負載電容值隨著屏蔽比例的上升 而增加，而將負載電容乘上突波之峰值電壓後，如圖 4.16 所示，在約略百分之四十的 屏蔽比例下有最大的耦合感應電荷，隨著屏蔽的比例提高感應電荷量隨之下降。
圖 4.16 耦合感應電荷與屏蔽比例之關係
從信號抖動的模擬圖來看，圖 4.17 為各個屏蔽比例在不同速度下之信號抖動，可 以發現在低速時信號的抖動在各個屏蔽比例下並無顯著差異，然而當速度接近 1Gbs 時，
如同我們預期的耦合效應開始造成信號抖動，在 40%屏蔽比例時有一個峰值出現之後 隨之下降，在超過 85%之後再度上升，這部分是受到 ISI 效應與其他因素影響所致，將 會在後續章節詳述。
Coupling Coulomb(mC)
Shielding Percentage
47
圖 4.17 信號抖動與屏蔽關係模擬圖