不同屏蔽比例之匯流排操作在工作電壓 0.5V，環境溫度 25℃，TT corner 下，
800Mbps~1.2Gbps 之模擬結果如圖 5.8 所示:
圖 5.8 匯流排電路之眼圖(0.5V、25℃、TT)
如圖所示，在較低速的情況下干擾線造成的耦合突波會出現在接近單位間隔(UI) 中間，讓耦合效應對於信號抖動之影響降低，隨著屏蔽比例的上升 ISI 影響上升。而當 速度上升之後可以發現耦合造成的突波開始影響信號的轉態邊緣造成信號抖動，由 0%
與 50%屏蔽可以明顯看出此現象。85%獲得較佳的抑制效果而信號抖動較小，而在完全 屏蔽後信號的抖動同 4.5 節中之分析，較在 85%屏蔽中嚴重。
67
Post-simulation 與 Pre-simulation 之比較如表 5.2 所示，在 Post-simulation 上因為匯 流排之走線為”之”字形排繞，多了許多耦合路徑並增加了額外的電阻與電容負載，因此 信號抖動較 Pre-simulation 嚴重。我們可以看到 Post-simulation 之結果在匯流排完全沒 有屏蔽下不論是在哪個速度信號都無法輸出，完全屏蔽的狀況下在速度超過 1.2Gbps 後信號無法輸出，而不論在哪種速度下在 85%的屏蔽比例下都有最小的信號抖動。
Post-simulation 較 Pre-simulation 與理論不符的部分在於，在 1Gbps 的速度下理論上 50%
屏蔽所受到的耦合影響較完全沒有屏蔽的匯流排大，然而在 Post-simulation 上完全沒有 屏蔽的匯流排卻讓信號難以輸出，50%的屏蔽對於匯流排有較佳加的保護效果這是與前 述推論相違之處。原因應是多出的負載讓上升下降時間延長，使得轉態邊緣吃到更多的 突波電壓，因而造成更嚴重的信號抖動。
800Mbps 0% 50% 85% 100%
Post-Sim Fail 0.056UI 0.078UI 0.072UI
Pre-Sim 0.028UI 0.042UI 0.017UI 0.049UI
1Gbps 0% 50% 85% 100%
Post-Sim Fail 0.17UI 0.1UI 0.12UI
Pre-Sim 0.123UI 0.134UI 0.03UI 0.12UI
68
1.2Gbps 0% 50% 85% 100%
Post-Sim Fail Fail 0.219UI Fail
Pre-Sim Fail 0.331UI 0.158UI 0.282UI
表 5.2 TT corner 下 Post-simulation 與 Pre-simulation 比較表
而在 FF corner，環境溫度 25℃的狀況下，模擬結果如圖 5.9 所示，眼圖之資訊列 於表 5.3 中。較於 TT corner，在 FF corner 同速度下之信號的抖動較小，Pre-simulation 上之趨勢與 TT corner 相同，與我們的推論相符，皆是在 85%屏蔽下有最佳的信號保護 效果，起伏的趨勢大致是沒有屏蔽的信號抖動小於 50%屏蔽，之後在 85%的屏蔽有最 低的信號抖動，而 100%的屏蔽又讓信號抖動的量上升。在 Post-simulation 上，除了信 號在 1Gbps 因驅動能力較強使得上升下降時間較短而不易讓突波影響到轉態邊緣，因 而讓信號抖動與屏蔽比例較無關，當信號的操作速率越快則愈符合我們期待的效應，在 1.2Gbps 與 1.4Gbps 的操作速度上，在 85%的屏蔽上皆有最小的信號抖動。
69
圖 5.9 匯流排電路之眼圖(0.5V、25℃、FF)
1Gbps 0% 50% 85% 100%
Post-Sim 0.152UI 0.127UI 0.151UI 0.141UI Pre-Sim 0.034UI 0.045UI 0.025UI 0.991UI
1.2Gbps 0% 50% 85% 100%
Post-Sim Fail 0.226UI 0.198UI 0.198UI
Pre-Sim 0.077UI 0.107UI 0.032UI 0.110UI
70
1.4Gbps 0% 50% 85% 100%
Post-Sim Fail 0.487UI 0.256UI 0.321UI
Pre-Sim 0.227UI 0.217UI 0.046UI 0.184UI 表 5.3 FF corner 下 Post-simulation 與 Pre-simulation 比較表
而在 FF corner 中之模擬結果與波形如圖 5.10 與表 5.4 所示。SS corner 驅動能力較 弱因此操作速度較慢，而相同速度下之信號抖動較 TT corner 與 FF corner 要大上許多，
原因在於在單位間隔中較緩慢的上升與下降時間占了更多比例，因此耦合產生所產生的 突波更容易侵犯到轉態邊緣造成信號抖動。
圖 5.10 匯流排電路之眼圖(0.5V、25℃、SS)
71
在 Post-simulation 上，與我們所預期的結果大致相符，在 85%的屏蔽下有最小的信 號抖動，當速度上升則因能讓耦合突波回歸穩態電壓之時間變短，也就代表有更多的突 波電壓殘留在轉態邊緣上，因而效果越明顯。
600Mbps 0% 50% 85% 100%
Post-Sim Fail 0.227UI 0.153UI 0.198UI
Pre-Sim 0.033UI 0.040UI 0.010UI 0.037UI
700Mbps 0% 50% 85% 100%
Post-Sim Fail 0.583UI 0.234UI 0.256UI
Pre-Sim 0.105UI 0.086UI 0.049UI 0.108UI
800Mbps 0% 50% 85% 100%
Post-Sim Fail FailI 0.408UI Fail
Pre-Sim 0.283UI 0.203UI 0.181UI 0.198UI 表 5.4 SS corner 下 Post-simulation 與 Pre-simulation 比較表
72