建議改善架構

圖3.6 建議改善架構

如方程式(3.28)所示，在系統的轉導放大量以及回授控制量固定的情形下，一 般的磁滯比較器其磁滯量是固定的，由方程式(2.17)可以知道，在系統負載電流較 小時，較低的系統操作頻率可以得到較高的效率，而由方程式(2.10)中可以得到，

在外部系統已經決定的情形下，由線路本身可以控制系統操作頻率的關鍵就在於 磁滯比較器的磁滯量，因此，在這裡提出一種隨著負載電流的大小而改變磁滯比

建議改善架構如圖3.6 所示，與圖 3.5 相比較，可以發現主要的差別在於所提 出的架構在回授控制的路徑上加上了輸出PMOS 的電流偵測回授量，也就是說

PMOS SENSE I

I ∝ (3.29) 同時磁滯電壓量方程式(3.28)也可以改寫為

SENSE H

M

HYST I I

V G

= −

1

(3.30)

第四章 高速磁滯電壓轉換系統實現與模擬結果

4.1 高速磁滯電壓轉換系統架構

圖4.1 高速磁滯電壓轉換系統架構圖

高速磁滯電壓轉換系統的整體架構如圖4.1 所示，其中調節器 (Regulator) [20],

VFB相比較，當VFB大於磁滯比較器的轉態電壓VH時，比較器輸出邏輯0 信號給 控制(control)邏輯線路，控制邏輯會產生出相對應的信號驅使驅動級(Driver)令輸出 開關PMOS 不導通，PMOS 不導通將使得電感電流開始放電，輸出電壓 VOUT以及 其回授信號VFB開始下降，反之，當VFB小於磁滯比較器的轉態電壓VL時，比較 器輸出邏輯1 信號給控制(control)邏輯線路，控制邏輯會產生出相對應的信號驅使 驅動級(Driver)令輸出開關 PMOS 導通，PMOS 導通將使得電感電流開始充電，輸 出電壓 VOUT以及其回授信號VFB開始上升，由前述可以歸結出，系統藉由VFB與 VH、VL的比較來達成週而復始的控制充電與放電的目的。

4.1.1 調節器(Regulator)

圖4.2 能隙電壓產生原理示意圖

調節器(Regulator)電路的功能在於因應輸入電壓 VDD有很大的變化如數十伏特 時，提供內部使用低壓元件的其他子電路一穩定低壓電源的需求，一個較不受製 程(Process)所影響以及對溫度變化較不敏感的(Temperature-insensitive)電源對系統

的表現(performance)是有幫助的，因此這裡考慮的是基於能隙電壓(bandgap voltage) 之產生原理的線路來達成系統所需要的要求，能隙電壓產生原理如圖4.2 所示。

由於積體電路製程中的元件都有其溫度特性，因此要產生對溫度不敏感的電 壓首先需要的就是兩個對溫度有相反特性的電壓，而雙極性接面電晶體(BJT)的基-射極導通電壓(VBE(ON))與熱電壓(Thermal voltage, VT)恰恰好符合需求，當電晶體導 通且留過的電流為IBE時，在忽略基極電流(Base current, IB)的情形下，電晶體的基

式帶入，電晶體的基-射極導通電壓的公式可以改寫為

為三倍使得輸出電壓近似於3.886V，實際的調節器電路如圖 4.3 所示

圖4.3 調節器電路

當輸入電壓VDD上升到大於N 型金氧半場效電晶體(NMOSFET)MN1的臨界電壓 (Threshold voltage, Vthn_MN1)加上雙極性接面電晶體(BJT)Q2基-射極接面導通電壓 (VBE(ON)_Q2)

2 _ ) ( 1

_MN BE on Q

th

DD V V

V ≥ + (4.17) R1、MN1、Q2、R2形成自偏壓(self-bias)路徑進而使得整體電流源開始作動，在 MN1

與MN2的幫助下，Q1的集極(Collector)電壓等於 Q2的集極電壓，而根據雙極性接

在IC1約等於IC2時，將方程式帶入可以得到IC1/IC2的結果為

圖4.4 調節器在輸入電壓 12V，溫度-40℃到 140℃的條件下直流分析模擬結果由 上而下分別為(a) 3 個 BJT 的壓降 (b) 電阻 R2上的跨壓 (c) 電晶體 MN3的 源極電壓 (d) 實際的輸出電壓 VREG

調節器在輸入電壓12V、且輸入電壓從 0V 到 12V 的上升時間為 10µs 的暫態 分析模擬結果如圖4.5 所示，上方的結果(a)顯示調節器的輸出在系統輸入電壓爬升 的階段可以確實啟動，另外，啟動瞬間的電壓突波(voltage spike)約 1.5V 在可以接 受的範圍內，而下方的結果(b)則是確認在啟動的過程中，輸出電流隨著輸出電壓 的上升而上升，且在輸出電壓達到穩態後隨即也穩定下來，同時在整個過程中並

V

R2

3V

BE

V

_{S_MN3}

V

REG

0.3V

0.6V 20mV 0.7V (a)

(b)

(c)

(d)

圖4.5 調節器在輸入電壓 12V，且輸入電壓從 0V 到 12V 的上升時間為 10µs 的暫 態分析模擬結果, (a) 輸出電壓 VREG (b) 輸出電流 IREG

4.1.2 能隙電壓(Bandgap)

能隙電壓的產生原理在調節器的部分已經討論過，在此不在重複，而系統對 於能隙電壓的要求與對調節器的要求不同的地方在於調節器主要是提供低壓子電 路與輸入電壓相比相對穩定的低壓電壓源，因此調節器在準確度上的要求並不算 太嚴苛，而系統對於能隙電壓的穩定度的要求則不同，因為能隙電壓在系統中主 要的功用是提供一個穩定而且準確的電壓值，如此系統才能夠準確的控制輸出電 壓，因此能隙電壓的設計考量上必須要考慮如何讓產生出來的能隙電壓是強健 (robust)且一致(consist)的，實際的能隙電壓線路如圖 4.6

V

REG

I

REG

Spike_voltage ~1.5V

(a)

(b)

圖4.6 能隙電壓電路

由於實際線路中存在兩個工作點，其中一個是不穩定工作點，因此需要有啟 (Virtual short)，此時 INP 電壓約等於 INN 電壓，相同於前面對於調節器的分析，

電阻R3上的跨壓可以表示為

T

(

_{BE OS}

)

運算放大器的輸入等效誤差電壓(input-referred offset voltage)在輸出端將被放大 (1+R2/R3)倍，為了要降低誤差電壓的影響，首先檢查所使用的運算放大器，線路圖 如圖4.9 所示

圖4.9 能隙電壓電路中之運算放大器

這個運算放大器的第一級是建構在CMOS 差動輸入(differential input)以及主動負 載(active load)上，假設在完美的對稱(perfect matching)情形下線路的電壓電流狀況 為

2 在考慮通道長度調變(channel-length modulation)時，MOS 的汲極電流可以表示為方 程式(4.36)

N

圖4.10 能隙電壓在輸入電壓 12V，溫度-40℃到 140℃的條件下直流分析模擬結果

能隙電壓在輸入電壓12V，溫度-40℃到 140℃的條件下直流分析模擬結果如 圖4.10 所示，結果顯示出在全溫度範圍內，能隙電壓的變化量約為 2.36mV，也就 是說整體的變化量小於2%，符合設計規格的要求。

在輸入電壓(VDD)慢慢上升時調節器輸出的內部穩壓電壓(VREG)也開始慢慢上 升，當VREG到達啟動電路的起始點時，啟動電路開始產生啟動電流(ISTART_UP)灌入 能隙電壓電路中的運算放大器的輸入端INP，在啟動電流的幫助下 INP 迅速上升，

此時能隙電壓的輸出電壓VBG也因而上升，在暫態的過程中當VBG超過啟動電路的 設定位準時，啟動電流將會被關掉，若此時能隙電壓VBG尚未啟動完成，則VBG

V

BG

2.36mV

圖4.11 能隙電壓在輸入電壓 5V，且輸入電壓由 0V 到 5V 上升時間為 10µs 的暫態 分析模擬結果，由上而下為 (a)輸入電壓 VDD (b) 調節器輸出電壓 VREG (c) 啟動電路對INP 端的充電電流 IStart_up (d) INP 端的電壓 VINP (e) 能隙電壓輸 出VBG

4.1.3 偏壓電路(Bias)

偏壓電路主要用來產生各個子電路所需要的偏壓電流，為了要得到對溫度不 敏感的電流源，因此偏壓電流的產生方式相似於能隙電壓的產生方式，唯一不同 的地方在於這次不是要產生出對溫度不敏感的參考電壓，而是要產生出與電壓轉 電流電路中所使用的電阻相同的溫度係數的電壓值，進而產生出對溫度不敏感的 電流源，對溫度不敏感的偏壓電流電路如圖4.12 所示。

V

DD

V

REG

I

Start_up

V

INP

V

BG

(a)

(b)

(c)

(d)

(e)

圖4.12 對溫度不敏感的偏壓電流電路

當電路工作在穩定的工作點時，包含運算放大器的回授路徑為負回授路徑，

因此運算放大器的輸入端虛短路成立

2 _ Q BE INN

INP V V

V = = (4.54) 因此電阻R2上所流經的電流可以表示為方程式(4.55)

2 2 _ 2

2 R

V R

I_R =V^INP = ^{BE Q} (4.55)

此時電阻 R1上的跨壓為

1 2 1

_ 2 _

1 _{BE BE Q BE Q T}ln ^{Q S}

R I I

I V I

V V

V

V =∆ = − = (4.56)

2

圖4.13 偏壓電流電路在輸入電壓 12V，溫度-40℃到 140℃的條件下直流分析的 輸出結果

I

_Bias

78nA

I

Bias

Spike_current~4.4μA

4.1.4 電壓緩衝器(Voltage Buffer)

電壓緩衝器電路主要用來產生各個子電路所需要的參考電壓，產生的原理是將運 算放大器接成負回授的緩衝器，同時將能隙電壓電路所產生出來的能隙電壓接到 運算放大器的正輸入端，利用電阻分壓的原理，即可以產生出小於輸入電壓的穩 定參考電壓，緩衝器所產生出來的參考電壓將供給需要穩定參考電壓的子電路，

以求相關子電路能有穩定的功能。電壓緩衝器的電路圖如圖4.15 所示

圖4.15 電壓緩衝器

在運算放大器負回授成立的情形下，虛短路成立，電壓VY等於電壓VX，由於流

經過電阻R1、R2、R3的電流相等，因此可以得到下列的電壓關係式

大器的幫助下VR_FB幾乎完全等於VBG (VX)，而 VTIMER的輸出結果也等於歐母定率 的計算結果。

圖4.17 電壓緩衝器電路在輸入電壓 12V，且輸入電壓由 0V 到 12V 上升時間為 10µs 的暫態分析模擬結果，模擬時電阻設定比值為 R1: R2: R3=4:0:1，由 上而下得結果分別表示 (a) 能隙電壓與 VR_FB電壓 (b) VTIMER電壓

電壓緩衝器電路在輸入電壓12V，且輸入電壓由 0V 到 12V 上升時間為 10µs 的暫態分析模擬結果如圖4.17 所示，暫態分析的結果顯示出與直流分析箱吻合的 特徵，即是在運算放大器有足夠的增益以及頻寬的情形下，電壓緩衝器電路的輸 出結果基本上等同於能隙電壓電路的輸出結果，唯一不同的地方在於電壓緩衝級 電路提供了能隙電壓標準值以外對溫度變化不敏感的電壓值用以做為其他電路的 參考電壓。

V

_BG

V

_REF

V

_TIMER

4.1.5 回授補償磁滯比較器(Current-sense Feedback Hysteretic Comparator)

回授補償磁滯比較器電路是整個系統的核心電路，也是本論文所提出的改善 重點，主要的功能是利用電流源IH1來提供系統磁滯位準的基準，再輔以回授自輸 出MOS 電流的電流 ISENSE，藉以達成維持系統的輕載漣波電壓，降低重載的漣波 電壓的功能，同時，輸出電壓的基準將建立在系統提供磁滯比較器的參考位準，

以及回授分壓網路的基準上，從而得到所希望的輸出電壓，目前所使用的架構圖 如圖4.18 所示，其中所用到的轉導放大比較器如圖 4.19 所示，

圖4.18 磁滯比較器

圖4.19 轉導放大比較器

圖4.20 輸出電流偵測回授電路

圖4.21 回授補償磁滯比較器電路在輸入電壓為 12V，設定負載為 500mA 的狀況

當輸出電晶體不導通時，為了避免電路失去工作點而失去作用，因此利用電 晶體MP2來維持當輸出電晶體不導通時偵測電路仍然可正常工作，MN1、MN2是 用來供給電晶體MP2一個固定的偏壓電流，為了要兼顧到線路工作的正常性與準 確度，電流IB不可過小，大約是數µA 的等級，而為了避免此時電晶體鏡射所產生 的電流電整體電路的影響，通常會設定電晶體MP2的長寬比是電晶體MP1的長寬 比的數十倍，如此一來即可維持線路正常運作。

由圖4.21 可以得知，目前設計的規格在 500mA 的負載時，其磁滯電壓量約為 9mV，而圖 4.22 的結果顯示，由輕載到重載的磁滯電壓變化量約為 41mV，也就

由圖4.21 可以得知，目前設計的規格在 500mA 的負載時，其磁滯電壓量約為 9mV，而圖 4.22 的結果顯示，由輕載到重載的磁滯電壓變化量約為 41mV，也就

在文檔中 高速磁滯電壓轉換器之漣波電壓改善 (頁 45-0)