過電流保護

過電流保護電路的功能主要是用來預防系統在輸出PMOS 上產生過大電流的 情形，主要實現的方式是以偵測輸出PMOS 的汲源極電壓差來判斷，當輸出 PMOS 的汲源極電壓差過大的時候，即判定輸出PMOS 的流通電流過大，此一情形產生 的時候，系統將會自動關斷一段時間，關斷時間的長短將取決與內建的電阻電容 充放電計時器，而在計時器完成計時的時候，系統將會回復正常動作，此時，若 原先的過電流情形仍未排除，系統將進入第二次的保護計時，最嚴重的情形下是 輸出PMOS 短路到地，此時系統將週而復始的不斷進入過電流保護狀態，過電流 保護的組成如圖4.26,4.27 所示

V

~V

-1.5V

OUT IN

(a)

(b)

圖4.27 過電流保護偵測器

圖4.28 過電流保護計時器

接至輸入電壓與圖4.1 的 IST 端點，而在線路的內部有一故定的電流源到地，因

圖4.29 過電流保護在輸入電壓 12V，開迴路狀況下的暫態分析模擬結果，(a)為 VDS

與 VOCP 對時間的關係 (b) 為過電流保護電路的輸出信號 OCP 對時間的 關係

由圖4.29 可以得到，由計時器開始計時到計時器解開過保留保護狀態的時 間，大約為8.5µs，比照目前所使用的電容 CTIMER大小為5pF，充電電流 I 大小為 0.88 µA，參考位準為 1.5V，將上述的數值帶入方程式(4.69)計算後，可以得到計時 器的計時時間應為0.852µs，與模擬的結果相符。

V

V

OCP

(a)

(b)

圖4.30 過電流保護計時器中 OCP 在週而復始的過電流保護狀況下的系統關斷時間

~8.5μs

4.2 系統模擬(System Level Simulation)

表4.1 規格與參數列表

Normal VDD 12V Filter inductor L 22uH VDD MAX. 18V DCR of L 87mΩ

VDD MIN. 5V Filter inductor C 100uF Typical VOUT 3.3V ESR of C 45mΩ Loading 10mA ~ 500mA Output Ripple 18mV

Line-regulation 0.024 V/V Load-regulation 0.02V/A

圖4.31 無回授控制磁滯比較系統在輸入電壓為 12V，輸入電壓由 0V 到 12V 的上

V

I

圖4.32 無回授控制磁滯比較系統在輸入電壓 12V，輸出負載 500mA 時的輸出漣 波電壓

圖4.33 回授控制磁滯比較系統在輸入電壓為 12V，輸入電壓由 0V 到 12V 的上升 時間為100µs 的條件下暫態分析確認啟動與 500mA 固定負載的動作

I

V

V

Ripple ~ 44mV

圖4.34 回授控制磁滯比較系統在輸入電壓 12V，輸出負載 500mA 時的輸出漣波 電壓

圖4.31 是以未改善前的磁滯比較器所組成的電壓轉換器系統在輸入電壓 12V，輸入電壓由 0V 到 12V 的上升時間為 100µs 以及等效負載為 500mA 的狀況 下來確認輸出電壓VOUT與電感電流ILSW的動作情形；圖4.33 則是以改善後的磁滯 比較器所組成的電壓轉換器系統在相同的條件下的模擬結果，在這兩張圖中，輸 出電壓以及電桿電流均可以正常啟動以及穩定的工作，同時由圖4.31 與圖 4.33 中 的電感電流在輸入電壓爬升階段的表現可以看到，在外掛的限流電阻旁並聯電容 可以讓電感電流由最初的400mA 慢慢的上升到設定的 2A，降低在起動階段電流 突波的問題。

圖4.32 是將圖 4.31 中的輸出電壓的部分波形放大來看，藉以取得實際系統在

V

Ripple ~ 18mV

異來比較可以得到，使用回授控制磁滯比較器的系統的確可以在重載的時候降低 輸出電壓得連波電壓大小，使系統得以在重載的情形下有更好的特性。

由於系統是頻率調變式的控制模式，因此最後整理出系統操作頻率對不同負 載時的變化如圖4.35 以及系統的效能圖 4.36，同時在計算系統效能時也將在閉迴 路的狀況下輸入電壓12V 輸出電壓 3.3V 負載電流為 10mA 時的功率轉換以及消耗 的分布圖4.37 與閉迴路的狀況下輸入電壓 12V 輸出電壓 3.3V 負載電流為 10mA 時的功率轉換以及消耗的分布圖4.38 列出來比較，由這兩張圖我們可以看出在 10mA 負載的時候，系統的切換損失佔功率損失一定的比例，這也是為什麼定出來 的輕載漣波電壓要大的原因，因為漣波電壓會直接影到到系統的操作頻率，而圖 4.38 中切換損失已經小到幾乎可以忽略，因此此時系統的特性反而是較小的漣波 電壓會有較佳的穩定度，因此可以看出來所提出的架構的確能夠符合應用上的要 求。

Output Frequency and Output Ripple voltage, VIN = 12V VOUT = 3.3V

0 KHz 50 KHz 100 KHz 150 KHz 200 KHz 250 KHz 300 KHz 350 KHz 400 KHz

0 mA 100 mA 200 mA 300 mA 400 mA 500 mA 600 mA Loading (mA)

Frequency (KHz)

0 mV 10 mV 20 mV 30 mV 40 mV 50 mV

Ripple (mV)

圖4.35 系統在輸入電壓 12V，輸出電壓 3.3V 的條件下操作頻率以及輸出漣波電 壓與輸入負載電流關係圖

Efficiency, Vin=12V Vout=3.3V

80.0 % 82.0 % 84.0 % 86.0 % 88.0 % 90.0 % 92.0 %

0 mA 100 mA 200 mA 300 mA 400 mA 500 mA 600 mA

Loading Current (mA)

Efficiency (%)

圖4.36 系統在輸入電壓 12V, 輸出電壓 3.3V 的條件下功率轉換效率與輸入負載 電流關係圖

Power distribution

12.5 % 1.4 %

5.1 %

81.0 %

PFET_conduction_lost DCR_lost

Switching_loss Output_power

Power distribution

10.8 % 1.2 %

88.0 %

PFET_conduction_lost DCR_lost

Output_power

圖4.38 系統在輸入電壓 12V, 輸出電壓 3.3V, 負載電流 500mA 的條件下, 功率轉 換效率與功耗分布圖

第五章 結論與未來方向

在前面的章節中所得到的模擬結果可以顯現出，本論文所提之架構的確能夠 在輕載的狀況下維持系統原先的規格，同時在重載的狀況下，根據電流的回授量 來調整系統的磁滯電壓量，藉由這樣的特性以求達到維持良好的輕載效率以及同 時得到較佳的重載漣波電壓。

至於未來的方向上，本論文的系統靜態電流約 300µA，對於使用電池的手持 式行動設備來說仍嫌稍大，因此，如何在維持系統的操作規格的同時降低系統的 靜態電流，以延長電池的使用時間是可以努力的方向之一，另外，由於高速磁滯 電壓轉換器是屬於脈波頻率調節器(Pulse-Frequency Modulator, PFM) 的一種，其特 徵是調節器本身的操作頻率不是固定的，在某些特定的情形下，系統的操作頻率 有可能會落在音頻的範圍內，而使得使用者聽到類似雜音的聲音，故以Delta-Sigma 的控制方式來避開音頻的噪音也是一個可以改善的方向。

參考文獻

[1] Robert W. Erickson, Dragan Maksimović, Fundamentals of Power Electronics, 2nd ed., KLUWER ACADEMIC PUBLISHERS, 2001.

[2] Ned Mohan, Tore M. Undeland, William P. Robbins, Power Electronics Converters, Applications, and Design, JOHN WILEY & SONS, 3rd edition, 2003.

[3] Jieh-Tsorng Wu, Kuen-Long Chang, “MOS charge pumps for low-voltage operation,” IEEE Journal of Solid-State Circuits, Vol. 33, Issue 4, pp. 592 – 597, April 1998.

[4] Datasheet of LM3485, “Hysteretic PFET Buck Controller,” National semiconductor Corporation.

[5] Hung-Chi Lee, Kuo-Tai Chang, Ke-Horng Chen, and Wen Tsao Chen, “Power saving of a dynamic width controller for a monolithic current-mode CMOS DC-DC converter,” System-on-Chip for Real-Time Applications, 2005. Proceedings. Fifth International Workshop on, pp. 352-357, June.

[6] C. F. Lee, Philip K.T. Mok, “A Monolithic Current-Mode CMOS DC-DC Converter with on-chip Current-sensing Technique,” IEEE J. Solid-State Circuit, Vol.39, pp3-13, Jan. 2004.

[7] Palumbo G. Pennisi S., “ A high-performance CMOS voltage follower,” Electronics, Circuit and System, IEEE International Conference, Vol.2, pp21-24, 7-10 Sept. 1998.

[8] C. YOO, “A CMOS buffer without short-circuit power consumption,” IEEE Trans.

Circuits Syst. II, Vol.47, pp935-937, Sept. 2000.

[9] V. Kursun, S. G. Narendra, V. K. De, and E. G. Friedman, “Analysis of buck converters for on-chip integration with a dual supply voltage microprocessor,” IEEE Trans. VLSI Syst. II, Vol.11, pp.514-522, June. 2003.

[10] V. Kursun, S. G. Narendra, V. K. De, and E. G. Friedman, “Low voltage Swing Monolithic dc-dc conversion,” IEEE Trans. Circuits Syst., Vol.51, NO. 5, May. 2004.

[11] V. Kursun, S. G. Narendra, V. K. De, and E. G. Friedman, “Monolithic dc-dc converter analysis and MOSFET gate voltage optimization,” in Proc. IEEE/ACM Int.

Symp. Quility Electronic Design, Mar. 2003, pp279-284.

[12] W. Namgoong, M. Yu, T. Meng, “A high-efficiency Variable-voltage CMOS Dynamic dc-dc Switching Regulator,” in IEEE International Solid-State Circuit Conference, 1997.

[13] Brian S. Cherkauer, Eby G. Friedman, “A Unified design Methodology for CMOS Tapered Buffers,” IEEE VLSI Syst. Vol. 3, NO. 1, March 1995.

[14] Hung. C. Lin, Loren W. Linholm, “An Optimized Output Stage for MOS Integrated Circuits,” IEEE Journal of Solid-State Circuit, Vol. SC-10, NO. 2, April 1975.

[15] John P. Uyemura, CIRCUIT DESIGN FOR CMOS VLSI, KLUWER ACADEMIC PUBLISHERS, 1992.

[16] Phillip E. Allen, Douhlas R. Holberg, CMOS Analog Circuit Design, OXFORD UNIVERSITY PRESS, 2nd edition, 2002.

[17] Ke-Horng Chen, Power Integrated Circuit Design Handout, National Chiao Tung University, 2003.

[18] Gabriel A. Rincon-Mora, “Integrated Low Ripple, High Frequency Hysteretic Controller for DC-DC Converters,” US 6,369,555 B2, 2002.

[19] Gabriel A. Rincon-Mora, “Integrated Low Ripple, High Frequency Power Efficient Hysteretic Controller for DC-DC Converters,” US 6,628,109 B2, 2003.

[20] Paul R. Gray, Paul J. Hurst, Stephen H. Lewis, Robert G. Meyer, Analysis and Design of Analog Integrated Circuits. JOHN WILEY & SONS, 4th edition, 2001.

[21] Gabriel A. Rincon-Mora, Voltage References, JOHN WILEY & SONS, 2002.

[22] R. Jacob Baker, CMOS Circuit Design, Layout, and Simulation, Wiley-IEEE Press, 2nd edition, 2004.

[23] Behzad Razavi, Design of Analog CMOS Integrated Circuits, McGRAW-HILL, 2001.

[24] Chi Yat Leung, Philip K.T. Mok, Ka Nang Leung, “A 1.2V Buck Converter With a Novel On-chip Low-voltage Current-sensing Scheme,” 2004 IEEE ISCAS, Volume 5, Issue, 23-26 May 2004 Page(s): V-824 - V-827 Vol.5.

[25] W. H. Ki, “Current Sensing Technique using MOS Transistors Scaling with Matched Bipolar Current Sources,” U.S. Patent 5,757,174, May 26, 1998.

[26] C. F. Lee, Philip K.T. Mok, “On-Chip Current Sensing Technique for CMOS Monolithic Switch-Mode Power Converters,” IEEE International Symposium on circuits and systems, Vol. V, pp. 265-1268, May 2002.