第三章 一個多頻帶突發式時脈資料回復電路
3.3 提出的閘式壓控振盪器
3.3.1 結構
如第 二章所提 及，為了避 免訊號自身 的干擾 (ISI Inter-Symbol Interference)對閘式壓控振盪器造成非理想的影響，圖 21 所示的閘式
37
壓控振盪器架構，僅操作在 1/7 輸入序列資料速率的閘式壓控振盪器 架構，降低了每一級延遲單元在高速輸入序列資料頻寬上的需求，它 是由七級延遲單元和資料邊緣檢測器所構成。
圖 21 1/7 資料速率閘式壓控振盪器電路架構 3.3.2 操作
因為對於突發式的亂數輸入序列資料我們必頇萃取出它第一筆 輸入資料的時間點而進行相位快速校正，而且選用操作方式為 1/7 速 率操作，顧名思義為一個時脈周期有七筆序列資料，所以此架構是利 用七個 D 型正反器，利用序列資料來取樣判斷出輸入的資料第一筆上 升緣落在一個時脈週期時間的哪一個相位間，再進行時脈重置跟鎖定 的動作以產生合適的取樣所需的時脈訊號，時序分析如圖 22 所示。
從圖 22 可以得知，因為時脈頻率比輸入序列資料的速率慢，所 以對於亂數資料而言，只要資料從低邏輯準位轉變到高邏輯準位轉態 間，我們必需判斷轉態的序列資料在一個時脈週期的位置，所以利用 取樣七個不同相位所產生的時間區間，透過邏輯操作來判斷此筆資料
38
落在哪一個區間，再進行對閘式振盪器迅速校正相位差，使得資料和 時脈得以鎖定對齊。
從圖 22 觀察看出，∅1~∅7分別為閘式環型振盪器 14 個相位中的 7 組相位，我們利用此相位的時脈訊號來產生脈衝序列，再利用輸入 的序列資料直接取樣來判斷序列資料的輸入轉態時間點，進而進行突 發式的鎖定過程。
圖 22 操作時序圖
由圖 23、圖 24 所示為閘式壓控振盪器子電路的架構，如圖 23 所示為 TSPC-Type D 型正反器且第一級為 NAND 的邏輯判斷，我們利
39
用此電路來產生脈衝區間，用來偵測輸入資料的轉態點。由圖 21 可 以得知此閘式壓控振盪器為環型振盪器的架構，每一級的延遲單元如 圖 24 所示，由 Global Bias 複製到 Local Bias 給延遲單元所使用，藉 由改變每一級的延遲時間而改變整個振盪器的振盪頻率，每一級的延 遲單元有兩條路徑，一條路徑為了閘式壓控振盪器進行無外力的振盪 路徑，就如同傳統的閘式振盪器的停止模式，當資料有轉態時會關閉 無外力的振盪路徑而開啟另外一條重置路徑，進行資料、相位的重置 校正功能以便達到快速鎖定的目的。
圖 23 閘式壓控振盪器控制電路
圖 24 閘式壓控振盪器延遲單元
40