文獻回顧

在開始實驗之前，我們找了幾篇發表在期刊上且與本研究相關的論文，從論文中也 可以分析了解其實驗步驟流程，參數的定義及量測，並從中比較論文的優缺點，作為本 研究的依據。

第一篇是 2008 Nanotechnology[14]，這篇是第一個以殼核材料為懸浮閘極來製作非 揮發性記憶體的論文，它利用Ge 和 GeO2而形成的殼核結構來作為懸浮閘極，如圖1-9；

將Ge 包覆在氧化鋁(Al2O3)內，以脈衝雷射蒸鍍系統(Pulsed laser deposition；PLD)方法 使Ge 和 Al2O3之間反應產生GeO2而形成Ge/@GeO2的殼核奈米粒子；之後分別比較以 Ge 粒子和 Ge/@GeO2粒子為懸浮閘極的記憶體特性，雖然 Ge/@GeO2粒子密度較低且 粒徑較大，但其電荷捕捉能力和記憶時間皆比Ge 粒子要好，如圖 1-10。

圖1-9、Ge/@GeO2的TEM 圖[14]。

圖1-10、Ge 和 Ge/@GeO2電性比較[14]。

另一篇 2008 IEEE TED[15]，利用三種樣品(SampleⅠ、SampleⅡ、SampleⅢ)分別當 作懸浮閘極來製作記憶體，而其穿隧氧化層和控制氧化層皆是氧化鉿(HfO2)；樣品 1 利 用熱絲化學氣相沉積(Hot-wire chemical vapor deposition；HWCVD)生成 Ge 奈米粒子；

樣品2 則將樣品 1 通入矽烷(Silane)後加熱，形成 HfSiOx覆蓋在Ge 上面形成半殼核結構，

如圖1-11；樣品 3 則先將長好穿隧氧化層的樣品通入矽烷加熱，形成穿隧氧化層上覆蓋 著一層HfSiOx，之後生成Ge 奈米粒子，最後再次通入矽烷加熱，便會形成 HfSiOx包覆 著Ge 的 Ge-Si(Si/HfSiO^x)殼核奈米粒子。分析其電性，樣品 1 雖然擁有較大△Vth，因 其奈米粒子與介電層間的缺陷較多，使得捕捉的電荷為三者中最多的，如圖1-12，但將 三者的記憶時間做比較：樣品1 的△Vth 隨著時間增長而漸漸衰減，顯示出其記憶時間 是最差的，而樣品3 的△Vth 隨時間衰減的變化量是三者中最少的，樣品 2 則介於兩者 之間，如圖1-13。故若將 Ge 奈米粒子以殼核方式包覆著，確實可增進其記憶時間。

圖1-11、Ge 在 HfSiOx中的TEM 圖[15]。

圖1-12、三種樣品的△Vth 變化量[15]。

圖1-13、不同樣品對記憶時間的效果[15]。

最後一篇 2006 JAP[16]利用金奈米粒子為懸浮閘極製作成電容，而穿隧氧化層和控 制氧化層皆為二氧化矽(SiO2)與本研究結構相似，而其特點是奈米粒子粒徑小、密度高 且氧化層厚度薄，這在元件縮小化與可靠度中是相當重要的。

除了比較製程上的不同，最主要是比較其”記憶體”的優劣，在記憶體的領域裡我們 通常比較： 1. 臨界電壓的變化(ΔVth)，變化越大越好，表示〝0〞和〝1〞更容易分辨 出來。2. 寫入和抹除的電壓，在同樣的臨界電壓變化下，操作電壓越小越好。3. 寫入 和抹除的時間，時間越短表示元件可以操作在更快速的條件下。4. 最後就是記憶時間 (Retention time)和反覆操作次數(Endurance)，記憶時間代表這記憶體元件可以將儲存電 荷保存的能力，因為電荷儲存在浮動閘極層經過一段時間是一定會有電荷經由穿隧或是 熱擾動等各種方法流失掉。因此一般市面的非揮發記憶體的記憶時間都要求在 10 年以 上，也就是 3x10⁸ 秒。反覆操作次數(耐用性)則是表示一個記憶體元件的可靠度，寫入 和清除反覆的次數越高，代表這個記憶體元件可靠度高。通常隨著操作次數的增加，會 有氧化層捕捉(Oxide trap)和介面狀態(Interface state)的產生，然後使臨界電壓的變化 (ΔVth)變小。表 1-2 為上述文獻[14,15,16]的整理表格。

表1-2、文獻回顧[14,15,16]參數比較和整理。

Floating gate

15 nm Ge/GeO2

8 nm Ge-Si(Si/HfSiOx)

3 nm Au

Density(No./cm²) 1.4x10¹¹ 3x10¹¹ 2.54x10¹²

Tunneling layer Al2O3 HfO2 4 nm SiO2 2.5 nm

control layer Al2O3 HfO2 15 nm SiO2 24 nm

Write: Vg= 6 V,1 sec Vg= 8 V,1 sec Vg= 6 V,1 sec

Erase: Vg= -6 V,1 sec Vg= -8 V,1 sec Vg= -6 V,1 sec

ΔVFB 2.74 V 1.8 V 5 V