第三章 E BAND 低雜訊放大器
3.2 E BAND 共源級組態與疊接組態比較分析
3.2.5 最佳疊接組態低雜訊放大器設計
選擇適當電晶體尺寸(M1、M2)、電感值(L)，使疊接組態低雜訊放大器有最佳 效能做探討分析。
M1 50 ohm
DC block
DC block
DC feed
Vg2
VDD
50 ohm DC fe
ed
Input
Output M1 : 0.1 μm ×2 μm
圖 3-22 共源級組態架構圖
共源級放大器設計中，使用閘級偏壓(Vg)為 0.75 伏特(V)供應電壓(VDD)1.2 V，
且通道寬度為 2 μm，在最小雜訊指數、最大穩定/可用增益與及消耗電流的考量 下，選出共源級組態電晶體最佳尺寸，圖 3-23 為最大穩定/可用增益、最小雜訊 指數、汲級電流(id)在頻率 77 GHz 時對不同的指叉數做模擬圖，最大穩定增益在
29
指叉數為 17 得到峰值 7.974 dB，最小雜訊指數在指叉數為 8 時得到最低值 2.813 dB，而汲級電流(id)隨指叉數增加而線性上升。
圖 3-23 共源級組態在不同指叉數下 MSG/MAG & NFmin與 ids 表 3-2 (a)特定指叉數下(8,20)MSG、NFmin、id 比較表
指叉數 MSG(dB) NFmin(dB) id(mA)
20 6.829 3.653 6.0
6 6.715 3.207 1.8
表 3-2 (b)特定指叉數(8,20)下參數差異值表
MSG(dB) NFmin(dB) id(mA)
(兩者差值) 0.114 0.446 4.2在設計低雜訊放大器中，設計者無非希望降低功率消耗、提升增益、降低雜 訊指數，從表 3-2 (a)(b)中可看出指叉數 20 與 6 在最大穩定增益只有 0.114 dB 的 差異，在最小雜訊指數上指叉數 6 則比指叉數 20 低了 0.446 dB，且電流消耗也 降低 4.2 mA，故共源級放大器電晶體尺寸選擇通道長度 0.1 μm、通道寬度 2 μm、
指叉數為 8 的電晶尺寸，與傳統設計方法不同的是在此完全不考慮疊接組態穩定 度問題。
30
VDD = 2.4 V
Vg1 = 0.75 V Vg2 = 1.95 V
0.1 μm × 2μm × 6 0.1 μm ×1.7 μm
M
1M
2Port 2 Port 1
DC block
DC block
DC block
Dc feed
圖 3-24 疊接組態示意圖
決定共源級組態最佳電晶體尺寸後，同樣的在最小雜訊指數、最大穩定/可用 增益考量下找出共閘級最佳電晶體尺寸，由於疊接放大器電流由共源級電晶體決 定，因此在此就不考慮汲級電流，圖 3-25 為最大穩定/可用增益、最小雜訊指數 頻率 77 GHz 時對不同的指叉數做模擬圖，最大穩定/可用增益在指叉數為 6 得到 峰值 12.909 dB，最小雜訊指數在指叉數為 14 時得到最低值 5.447 dB，
圖 3-25 共閘級電晶體在不同指叉數下 MSG & MAG & NFmin
31
表 3-3 (a)特定指叉數(6,14)下 MSG& NFmin 比較表
指叉數 MSG(dB) NFmin(dB)
6 12.909 6.026
14 12.465 5.447
表 3-3 (b)特定指叉數(6,14)下參數差值
MSG(dB) NFmin(dB)
(兩者差值) 0.444 0.559從表 3-3 (a)(b)中可看出指叉數 6 與 14 在最大可用增益有 0.444 dB 的差異，
在最小雜訊指數上指叉數 17 則比指叉數 6 低了 0.559 dB，從以上模擬可知道，
共閘級電晶體最佳指叉數設計範圍從 8 至 22，全看設計者在最大穩定增益與最小 雜訊指數之間做選擇(trade-off)，指叉數設計範圍若不在 8 至 22，將使增益下降 雜訊指數上升，在此共閘級放大器電晶體(M2)尺寸選擇通道長度 0.1 μm、通道寬 度 1.7 μm、指叉數為 20 的電晶尺寸。
M2 50 ohm
out DC block
DC block
DC feed
Vg2
VDD
50 ohm
DC feed
Input
Output
Frequency(77GHz)
Common Source ,S22
2 6 20~64 1614 10
圖 3-26 在不同指叉數下 1~64 (a)共源級電晶體輸出阻抗史密斯分佈圖
32 VDD=1.2 V
Vg2 = 0.75 V0.1um ×1.7um × 20
Port 1
Port 2
M2
S11
DC block
DC block
DC block
DC feed
DC feed
Frequency(77GHz)
Common Source ,S22Common Gate ,S11
5 2 23~64
6
8~22 0.4nH
0.3nH
圖 3-26 (a)在不同指叉數下 1~64 (b)共閘級電晶體輸入阻抗史密斯分佈圖
圖 3-26(a)為共源級電晶體輸出阻抗，在不同指叉數下阻抗分佈，在步驟一選 出了指叉數 6 為共源級電晶體尺寸，在此基礎下找最佳共閘級電晶體尺寸，從圖 3-26(b)共閘級電晶體輸入阻抗，在不同指叉數下阻抗分佈，可觀察出共閘級電晶 體輸入阻抗在指叉數 8 至 22 阻抗分佈，與共源級電晶體指叉數為 6 時輸出阻抗 分佈相近，這意味著共源級與共閘級間有著相對匹配的阻抗，這與圖 3-25 有一樣 的模擬結果，在此範圍阻抗得到了較高的最大穩定增益及最小雜訊指數，此外兩 者的輸出入阻抗分佈相近(共源級輸出,共閘級輸入)，更可使用簡單的電感性元件，
使阻抗更進一步的匹配，得到更好的最大可用增益，與更小的最小雜訊指數。
確定疊接放大器電晶體尺寸後，接著選出共源級組態與共閘級組態間的匹配 電感，其選擇感值的方法，可利用最大穩定增益/最大可用增益 (MSG/MAG)頻率 響應圖來選出感值，如圖 3-27(b)所示選出一感值使放大器設計頻帶(71~77 GHz) 穩定因子大於 1(K>1)，此時最小雜訊指數也從未加匹配電感的 5.061 dB，降低至 加匹配電感的 4.439 dB，如表 3-4 所示。
33
VDD
Vg1
Vg2
L = 0.24 nH Q = 10
M1
M2
Dc block
Dc block
Dc block
Dc feed
圖 3-27 (a)採用電感匹配疊接放 大器
圖 3-27 (b)採匹配電感下 MSG&MAG&NFmin 頻率響應圖 表 3-4 加匹配與不加匹配電感參數比較
MSG/MAG(dB) NFmin(dB)
採電感匹配 9.261(MAG) 4.439
未採電感匹配 11.982(MSG) 5.601
除了從最大穩定/可用增益頻率響應圖，找出匹配的感值外，也可由阻抗觀點 找出適當感值，為分別在頻率 77 GHz 時共源級組態電晶體輸出阻抗(S22)與共閘 級電體輸入阻抗(S11)分佈，可看到串聯一個電感在共源級組態電晶體輸出端，可 使其輸出阻抗往共閘級輸入阻抗移動，逹成進一步阻抗匹配，採電感匹配後，疊 接組態放大器 S22、S11都更加穩定，此外在這要特別說明，在步驟二中認為共閘 級電晶體(M2)指叉數最佳設計的範圍為 8 至 22，但在此必頇考量實際電感設計問 題，如圖 3-26 所示，當共閘級電晶體指叉數為 8 至 10 的範圍時，其輸入阻抗偏 大，需採較大電感值以達匹配，例如當共閘級電晶體 M2指叉數為 6 時，其匹配 感值需 0.24 nH，這將花費較大佈局面積設計電感，故認為共閘級電晶體 M2指叉 數 8 至 22 為最佳設計。
共軛匹配電感
34