應用於77 GHz汽車防撞雷達系統之毫米波積體電路設計

全文

(1)國立臺灣師範大學應用電子科技學系碩士論文指導教授：蔡政翰博士. 應用於 77 GHz 汽車防撞雷達系統之毫米波積體電路設計 Design of 77 GHz Millimeter-Wave Integrated Circuits for Anticollison Radar Applications. 研究生：林繼揚撰. 中華民國 101 年 07 月.

(2) 應用於 77 GHz 汽車防撞雷達系統之毫米波積體電路設計學生：林繼揚. 指導教授：蔡政翰博士. 國立臺灣師範大學應用電子科技學系碩士班. 摘. 要. 本論文主要針對 77 GHz 汽車防撞雷達微波 CMOS 射頻前端 RFICs 以及毫米波電路設計研究討論，晶片製作透過國家晶片中心提供的標準 TSMC CMOS 90nm 製程，內容分為兩個部分，第一個部分為介紹毫米波汽車防撞雷達研究背景，第二部分為毫米波 CMOS RFICs 之設計與量測。論文將介紹三個電路，第一個為低雜訊放大器，此設計頻率為 71 至 77 GHz 設計上採用三級串接，第一級為共源級組態，主要考量於低雜訊之訴求，第二級與第三級將採用疊接組態，疊接組態將提供高增益，來滿足系統所需規格，本設計考量將在疊接組態之增益以及雜訊指數，利用中間匹配電感來設計，其電感可以使疊接組態之雜訊指數降低，並可以提高增益，本論文於第三章內容將作設計考量分析，而量測結果在 74 GHz 時有最小雜訊指數 6.17 dB，增益高達 20 dB 以上，晶片面積 0.596 ╳ 0.583 mm2。第二個電路為功率放大器，此設計操作頻率為 71 至 77 GHz，設計考量於功率為重，且採用疊接組態提高增益，量測結果於頻率 71 至 77 GHz 增益維持在 20 dB，其晶片面積大小為 0.596 ╳ 0.596 mm2。第三部分為混頻器，採用環型混頻器架構，系統主要於低 LO 功率，以及低功率消耗，供應電壓為 1.2 V，操作頻率在 71 至 77 GHz，降頻混頻器之 OP1dB 發生在輸入 RF 功率為-3 dBm 時有-0.5 dBm 輸出功率。. 關鍵字：低雜訊放大器、功率放大器、雜訊指數、收發機、CMOS、疊接組態 I.

(3) Design of 77 GHz Millimeter-Wave Integrated Circuits for Anticollison Radar Applications. student：Ji-Yang Lin. Advisors：Dr. Jeng-Han Tsai. Institute of Applied Electronics Technology National Taiwan Normal University. ABSTRACT. The subject is design of 77 GHz millimeter-wave integrated circuits for Anticollison radar applications. The presented low noise amplifier, power amplifier, down/up-conversion ring mixers are designed and fabricated on TSMC 90 nm 1P9M CMOS process. The Contents divide into two parts. The first part is the background of Millimeter-wave auticollision radar. The paper presents three circuits. One is low noise amplifier. The LNA utilizes three-stage configuration amplifier. The first stage is common source due to small low noise figure. The second and third stages are cascade because of the high gain. The low noise amplifier is simulated at 71-77 GHz. Noise figure is 6.17 dB at frequency 74 GHz. The gain is 20 dB. The chip size is 0.596 ╳ 0.583 mm2. The second is power amplifier . The amplifier utilizes three-stage configuration and large size transistors to design. The result of gain measurement is 20 dB. The final part is down/up-conversion ring mixers. The OP1dB of down-conversion mixer is -0.5 dBm @ -3 dBm.. Keywords: Low Noise Amplifier, Power Amplifier, Noise Figure,transceiver, CMOS, Cascode II.

(4) 誌. 謝. 碩士學業即將結束，將邁向另一個階段，能在師大完成碩士學位感到很榮幸，也受到許多人的幫助，首先感謝我的指導教授蔡政翰博士，感謝老師的容忍以及研究領域上的細心指導，在研究上其實幫忙很多，讓我每遇到研究難題時，有所方向思考，在這段期間微波領域的知識也因此有所成長，並且也在其中學到研究心態以及做研究執著，希望在碩士所學習到的知識，將能順利應用在以後的職場生涯。感謝台大博士班葉景富學長，幫助我在研究電路時，所遇到之問題有所解答，以及量測時的問題幫助。感謝林益璋學長、施宏達學長，耐心的帶領我，在我研究電路時耐心協助，也解惑了我非常多關於微波上的觀念，並且在下晶片時在旁適時的提醒與幫忙，在碩班生活能遇到這兩位學長的幫助，感到非常的幸運與深深的感謝。感謝系辦的鄭琇文學姐、蘇婷節助教、葉嘉安學長及院長室的琼姿姐，對於課務文件申辦的協助。感謝已畢業的施登耀學長、廖述立學長、謝正恩學長在碩士研究生活的幫助與陪伴。感謝實驗室的同學周健平、馬瑜傑、王冠勳、林翰江、賴拓文、胡育碩、葉幸彰在碩士研究生活上的幫助與陪伴，渡過兩年的白天黑夜，以及課業上的協助，感謝學弟鍾懿威、趙家祥、王人緯、黃紹緯、歐陽弘文、張瑞安、張嘉玲、張榮堃、張欽德、張懷霈，在實驗室的幫忙與協助以及生活上的陪伴，有你們在實驗室也不苦悶。感謝父親林宜田先生以及母親李惠美小姐，從小培育我做人處事態度，總是無條件支持我的選擇，並且包容我，讓我能順利完成學業，謝謝。. 林繼揚 2012/08/29 師大科技學院 515 研究室 III.

(5) 目. 摘. 錄. 要 ......................................................................................................................... I. ABSTRACT ................................................................................................................... II 誌. 謝 .........................................................................................................................III. 目. 錄 ........................................................................................................................ IV. 圖目. 錄 ................................................................................................................. VII. 第一章雷達簡介 ..........................................................................................................1 1.1 汽車防撞雷達簡介 ................................................................................................... 1 1.2 論文架構 ................................................................................................................... 4 第二章汽車防撞雷達射頻前端系統簡介 ...................................................................5 2.1 汽車防撞雷達射頻前端系統簡介[1] ...................................................................... 5 第三章 E BAND 低雜訊放大器 ................................................................................. 11 3.1 低雜訊放大器簡介 ................................................................................................ 11 3.2 E BAND 共源級組態與疊接組態比較分析 ......................................................... 13 3.2.1. 共源級組態放大器電晶體尺寸選擇分析 ................................................13. 3.2.2. 疊接組態放大器分析 ................................................................................19. 3.2.3. 雜訊觀點分析 ............................................................................................19. 3.2.4. 反射係數觀點分析 ....................................................................................24. 3.2.5. 最佳疊接組態低雜訊放大器設計 ............................................................28. 3.3 三級串接放大器 .................................................................................................... 34 IV.

(6) 3.3.1 匹配網路設計 ..............................................................................................36 3.4 偏壓電路設計考量 ................................................................................................ 41 3.5 模擬結果 ................................................................................................................ 43 3.6 模擬與量測結果 .................................................................................................... 45 3.7 結果與討論 ............................................................................................................ 49 第四章 E BAND 功率放大器 .....................................................................................57 4.1 功率放大器簡介 .................................................................................................... 57 4.2 功率放大器電路設計 ........................................................................................... 60 4.2.1. 電晶體偏壓設計 ........................................................................................60. 4.2.2. 共源級組態分析 ........................................................................................61. 4.2.3. 疊接組態分析 ............................................................................................63. 4.2.4. 共源級與疊接組態分析與比較 ................................................................65. 4.2.5. 三級串接放大器 ........................................................................................67. 4.2.6. 偏壓電路設計考量 ....................................................................................69. 4.2.7. 匹配網路設計 ............................................................................................70. 4.3 模擬結果 ................................................................................................................. 75 4.4 模擬與量測結果 ..................................................................................................... 76 4.5 結果與討論 ............................................................................................................ 81 第五章. 77 GHz 汽車防撞雷達系統........................................................................83. 5.1 雷達系統簡介 ........................................................................................................ 83 5.2 混頻器..................................................................................................................... 84 5.2.1 混頻器設計考量 ..........................................................................................85 5.3 功率分配器 ............................................................................................................ 87 5.3.1 威爾生功率分配器設計 ..............................................................................87 5.3.2 威爾生功率分配器模擬 ..............................................................................88 V.

(7) 5.4 收發器之模擬分析 ................................................................................................ 89 第六章參考. 結文. 論 .......................................................................................................97 獻 ...........................................................................................................98. VI.

(8) 圖. 目. 錄. 圖 2-1. 脈衝雷達發射和接收訊號示意圖 ..............................................................6. 圖 2-2. 雷達示意圖 ..................................................................................................7. 圖 2-3. 77 GHZ 雷達發射系統架構圖 ....................................................................8. 圖 2-4. FMCW 訊號調變 ........................................................................................8. 圖 3-1. E BAND 接收機系統架構圖 ..................................................................... 11. 圖 3-2. 共源級組態放大器 ...................................................................................13. 圖 3-3. 疊接組態放大器 .......................................................................................13. 圖 3-4. GM & IDS & NFMIN 對 VGS 電壓變化圖 ...................................................14. 圖 3-5. 不同通道寬度下最大穩定/可用增益(MSG/MAG)頻率響應圖 ............14. 圖 3-6. 當操作頻率為 77 GHZ 時不同通道寬度下 MSG & MAG & NFMIN.....15. 圖 3-7. 不同 FINGER 數下 MSG & MAG 頻率響應圖 .........................................16. 圖 3-8. 當操作頻率為 77 GHZ 時不同指叉數下 MSG & MAG & NFMIN ........17. 圖 3-9. MSG & MAG& & NFMIN 頻率響應圖 ....................................................17. 圖 3-10. 共源級組態之等效電路圖 .......................................................................18. 圖 3-11. 疊接組態 ...................................................................................................20. 圖 3-12. 計算電晶體雜訊因數等效電路[6][7] .....................................................20. 圖 3-13. 電晶體寬度與雜訊指數關係圖 ...............................................................21. 圖 3-14. 疊接組態與電感分析表示圖[8] ..............................................................22. 圖 3-15. 疊接組態與電感分析雜訊指數表示圖 ...................................................23. 圖 3-16. 疊接組態輸入及輸出之反射係數模擬圖 ...............................................24. 圖 3-17. 共閘級組態輸入輸出反射係數示意圖 ...................................................25. 圖 3-18. 共閘級組態穩定圓模擬(A)OUTPUT STABILITY CIRCLE(B)INPUT STABILITY VII.

(9) CIRCLE ....................................................................................................................25. 圖 3-19. 共源級組態在不同指叉數下模擬輸出阻抗分佈史密斯圖 ....................26. 圖 3-20. 共閘級組態掛載共源級輸出阻抗反射係數示意圖 ................................27. 圖 3-21. 共閘級組態(A)  s 頻率響應圖(B)  out 頻率響應圖 .................................28. 圖 3-22. 共源級組態架構圖 ....................................................................................28. 圖 3-23. 共源級組態在不同指叉數下 MSG/MAG & NFMIN 與 IDS .......................29. 圖 3-24. 疊接組態示意圖 ........................................................................................30. 圖 3-25. 共閘級電晶體在不同指叉數下 MSG & MAG & NFMIN ........................30. 圖 3-26. 在不同指叉數下 1~64 (A)共源級電晶體輸出阻抗史密斯分佈圖 .........31. 圖 3-26. (A)在不同指叉數下 1~64 (B)共閘級電晶體輸入阻抗史密斯分佈圖 ....32. 圖 3-27. (A)採用電感匹配疊接放大器 ...................................................................33. 圖 3-27. (B)採匹配電感下 MSG&MAG&NFMIN 頻率響應圖 .............................33. 圖 3-28. 三級串接放大器示意圖 ............................................................................34. 圖 3-29. E 頻帶低雜訊放大器架構圖 ...................................................................36. 圖 3-30. 三級串接放大器匹配網路設計 ................................................................36. 圖 3-31. 第一級雜訊匹配網路架構圖 ....................................................................37. 圖 3-32. 第一級匹配網路軌跡史密斯圖 ................................................................37. 圖 3-33. (A)第一與第二級間匹配網路架構 ...........................................................38. 圖 3-33. (B)第一與第二級匹配網路軌跡史密斯圖 ...............................................38. 圖 3-34. (A)第一與第二級間匹配網路架構圖 .......................................................39. 圖 3-34. (B)第二與第三級匹配網路軌跡史密斯 ...................................................39. 圖 3-35. (A)第三級與 PAD 之間匹配網路架構圖 ...................................................40. 圖 3-35. (B) 第三級與 PAD 之間匹配網路軌跡史密斯 ..........................................40. 圖 3-36. 77 GHZ 低雜訊放大器架構圖 ...................................................................41. 圖 3-37. 偏壓電路設計圖 ........................................................................................41 VIII.

(10) 圖 3-38. 偏壓電路隔離度分析圖 ............................................................................42. 圖 3-39. 偏壓電路隔離度分析圖 ............................................................................43. 圖 3-40. S 參數模擬結果 .........................................................................................44. 圖 3-41. 雜訊指數模擬結果 ....................................................................................44. 圖 3-42. (A)晶片佈局圖 (B)晶片微影圖 ...............................................................45. 圖 3-43. 低雜訊放大器之 GAIN ...............................................................................46. 圖 3-44. 低雜訊放大器之 INPUT RETURN LOSS ......................................................46. 圖 3-45. 低雜訊放大器之 OUTPUT RETURN LOSS...................................................47. 圖 3-46. 低雜訊放大器之雜訊指數 ........................................................................47. 圖 3-47. 低雜訊放大器之輸出功率模擬圖 ............................................................48. 圖 3-48. 低雜訊放大器之輸出功率模擬圖 ............................................................48. 圖 3-49. 模擬 PAD 之寄生電容考量圖 ....................................................................50. 圖 3-50. 低雜訊放大器之嵌入損耗參數示意圖 ....................................................50. 圖 3-51. 低雜訊放大器之增益以及嵌入損耗參數示意圖 ....................................51. 圖 3-52. 電感之阻抗示意圖 ....................................................................................52. (A) THIN-FILM MICROSTRIP LINE 電感 (B) 採用無 M1 層金屬當參考地之電感 .......52 圖 3-53 共源級組態加入電感匹配阻抗示意圖 .......................................................53 (A) THIN-FILM MICROSTRIP LINE 電感 (B) 採用無 M1 層金屬當參考地之電感 .......53 圖 3-54 採用參考地的電感模擬低雜訊放大器之 S 參數圖 ...................................53 圖 3-55 低雜訊放大器之電感示意圖........................................................................54 圖 3-56 低雜訊放大器之修改電路圖........................................................................54 圖 3-57 低雜訊放大器之輸入/輸出反射損耗參數圖 ..............................................55 圖 3-58 低雜訊放大器之增益以及輸出反射損耗參數圖 .......................................55 圖 4-1. E BAND 發射機系統架構圖 ........................................................................57. 圖 4-2. VDS VS. IDS 曲線圖 ......................................................................................60. 圖 4-3. 共源級組態之電路圖 ....................................................................................61 IX.

(11) 圖 4-4. 共源級組態之不同指差數分析之最大穩定/可用增益(MSG/MAG)頻率響. 應圖 ........................................................................................................................61 圖 4-5. LOAD-PULL 模擬最大輸出功率以及功率負載點 .......................................62. 圖 4-6. 共源級組態之電路圖 ..................................................................................63. 圖 4-7. 疊接組態之不同指差數分析之最大穩定/可用增益(MSG/MAG)頻率響應. 圖 ............................................................................................................................63 圖 4-8. LOAD-PULL 模擬疊接組態最大輸出功率以及功率負載點 .......................64. 圖 4-9. 共源級阻抗匹配示意圖 ..............................................................................65. 圖 4-10. 共源級阻抗匹配示意圖 ..............................................................................65. 圖 4-11. 疊接組態之不同指差數分析之最大穩定/可用增益(MSG/MAG)頻率響應. 圖 ............................................................................................................................66 圖 4-12. LOAD-PULL 模擬疊接組態最大輸出功率以及功率負載點.......................67. 圖 4-13. E 頻帶低雜訊放大器架構圖 ......................................................................67. 圖 4-14. E 頻帶功率放大器架構圖 ..........................................................................68. 圖 4-15. 偏壓電路設計圖 ..........................................................................................69. 圖 4-16. 偏壓電路隔離度分析圖 ..............................................................................70. 圖 4-17. 功率放大器匹配網路示意圖 ......................................................................70. 圖 4-18. (A)第一級與 PAD 間匹配網路架構 ............................................................71. 圖 4-18. (B)第一級與 PAD 間匹配網路架構 ............................................................71. 圖 4-19. (A)第一級與 PAD 間匹配網路架構 ............................................................72. 圖 4-19. (B)第一級與第二級間匹配網路架構 ........................................................72. 圖 4-20. (A)第二級與第三級間匹配網路架構 ........................................................73. 圖 4-20. (B)第二級與第三級間匹配網路架構 ........................................................73. 圖 4-21. (A)第三級功率匹配網路架構 ....................................................................74. 圖 4-21. (B)第三級功率輸出匹配網路架構.............................................................74. 圖 4-22. 功率放大器之 S 參數模擬結果 ..................................................................75 X.

(12) 圖 4-23. 功率放大器之 PAE、POWER GAIN、OUTPUT POWER 模擬結果 ...........76. 圖 4-24. 功率放大器之晶片顯影圖(面積:0.596 × 0.596 MM2) ............................76. 圖 4-25. 功率放大器之輸入反射損耗 ....................................................................77. 圖 4-26. 功率放大器之輸出反射損耗 ....................................................................78. 圖 4-27. 功率放大器之增益 ....................................................................................78. 圖 4-28. 功率放大器之 PAE、POWER GAIN、OUTPUT POWER 模擬與量測結果. ................................................................................................................................79 圖 4-29. 功率放大器之 PAE、POWER GAIN、OUTPUT POWER 模擬與量測結果. ................................................................................................................................79 圖 4-30. 功率放大器之 PSAT 和 OP1DB 量測結果 .....................................................80. 圖 4-31. 功率放大器模擬誤差考量示意圖 ............................................................81. 圖 4-32. 功率放大器模擬誤差考量 S 參數圖 .......................................................82. 圖 5-1. 77 GHZ 雷達前端收發系統 ......................................................................84. 圖 5-2. 混頻器示意圖 ............................................................................................84. 圖 5-3. 混頻器示意圖 ............................................................................................85. 圖 5-4. 偏壓之弱反轉降頻混頻器示意圖 .............................................................87. 圖 5-5. 威爾生功率分配器示意圖 .........................................................................87. 圖 5-6. 威爾生功率分配器示意圖 .........................................................................88. 圖 5-7. 威爾生功率分配器示意圖 .........................................................................89. 圖 5-8. FMCW 雷達系統收發機 ...........................................................................90. 圖 5-9. 接收機之增益圖 .........................................................................................90. 圖 5-10. 接收機之雜訊圖 ........................................................................................91. 圖 5-11. 發射機之增益圖 ........................................................................................92. 圖 5-12. 發射機之功率圖 ........................................................................................92. 圖 5-13. FMCW 雷達晶片之布局圖 .......................................................................93 XI.

(13) 表目錄. 表 1-1. 各國家之規格制定組織 ........................................3. 表 1-2. 各國家之規格定義表 ..........................................3. 表 3-1. 共閘級組態穩定因子&輸入輸出反射係數........................24. 表 3-2. (A)特定指叉數下(8,20)MSG、NFMIN、ID 比較表 ..................29. 表 3-2. (B)特定指叉數(8,20)下參數差異值表 ..........................29. 表 3-3. (A)特定指叉數(6,14)下 MSG& NFMIN 比較表 .....................31. 表 3-3. (B)特定指叉數(6,14)下參數差值 ..............................31. 表 3-4. 加匹配與不加匹配電感參數比較...............................33. 表 3-5. 三級串接放大器 MSG、P 評估表 ...............................35. 表 3-6. 77 GHZ 低雜訊放大器之模擬與量測比較表 ......................49. 表 3-7. 本晶片與已發表論文之比較 ...................................56. 表 4-3. 77 GHZ 功率放大器之模擬與量測比較表 ........................82. 表 5-1. 收發機與已發表論文比較表 ...................................94. 表 5-2. 收發機與已發表論文比較表 ...................................95. 表 5-3. 收發機與已發表論文比較表 ...................................96. DC. XII.

(14) 第一章雷達簡介. 1.1 汽車防撞雷達簡介隨著經濟發展快速，汽車已經是普遍之交通工具，世界先進國家的公路系統越趨複雜，歐美日各國致力發展「智慧型運輸系統」(Intelligent Transportation System，ITS)，其改善交通狀況，達到更安全、便利的目的，先進車輛控制與安全系統是達成全智慧型運輸系統功能之重要且不可或缺的部分，而「汽車防撞警示系統」（Collision Warning System）則為其核心組件之一，目的在輔助人類感測能力的不足，主要利用先進的通訊、控制與資訊科技，偵測車輛週遭的動態狀況。汽車基本的車輛安全系統分為可避免事故發生的主動式(Active safety)，以及能在事故發生時減低人員傷害的被動式(Passive safety)兩大類，估計未來車輛電子控制與安全防護系統將佔據整車成本的 30 %，主動汽車行車安全系統已受到廣泛的重視，主要針對發生意外前能有預先提出警告之安全系統，據統計全球每年有超過 200 萬人死於交通事故，而其中大部分是由於反應不及追撞所造成的，高速行駛中的車輛，如果增加一秒的反應時間，則可以增加 30 公尺的煞車距離，降低 90 %的車禍傷亡，保護駕駛人與乘客生命安全的車輛安全系統，是現今全球汽車電子技術的重點發展項目之一，因此汽車前端防撞雷達是未來行車安全不可或缺的配備，也是各大車廠努力研發的目標。自從 1971 年開始，相關技術應用在車用雷達依據傳輸介質不同，可分為微波雷達、超聲波雷達、紅外線雷達及雷射雷達，為此，我們將各項雷達裝置的優缺進行了比較分析，如下文所示： 1.. 紅外線：紅外線波長有明顯的熱效應和較強的傳透能力，紅外線雷達測距基本上與超聲波雷達原理相同，都是根據發射訊號與反射訊號之時間來判斷目標之距離，任何目標物體在任何時候都會發出紅外線， 1.

(15) 發射訊號與反射訊號，根據訊號的強弱以及波長不同，同時分析時間差，可計算出目標物體與紅外線雷達之距離，若達到必頇減速之距離，系統則會送出訊號使汽車減速，避免相撞。紅外線雷達在技術上難度不大、成本較便宜是其優點，而缺底點是易受天氣影響以及因測量距離相對雷射雷達及毫米波較短，無法應用於較長測距方面，較不適合滿足汽車防撞之需求，主要可以應用於夜視系統。 2.. 超聲波雷達：超聲波雷達結構簡單價格低廉、體積小、重量輕，主要由發射器、接收器和訊號處理器所組成，具有穿透性強、衰減小以及反射能力強等，超聲波汽車防撞雷達的工作原理基本上是由發射器不斷發射其一頻率之超聲波，遇到目標物體反射，當超聲波接收器接收到反射訊號時，將測出發射訊號與反射訊號之時間差，根據速度的時間差即可求得距離，得知距離達到預設距離時，控制器將會使汽車減速，避免相撞。超聲波汽車防撞雷達系統也有缺點，主要是探測距離短，受天氣狀態影響很大，在空氣中傳播速度較小並且隨溫度和天氣因素而變化，另外是對於距離較遠之目標物體，由於受到很多干擾以及影響使得反射訊號過於微弱，靈敏度下降，造成測距誤差。目前超聲波功率小，使用距離不超過幾十米，因此應用在汽車倒車防撞雷達較適合。. 3.. 雷射雷達：雷射雷達具有高單色性、高方向性等優點，雷射光束近似直線性，測量精度高、波速能量為集中，測量距離較長，基本原理是利用雷測雷達發射雷射光照射前車之反光鏡，接受反射回來之雷射光，根據雷射光束從發射到接受之時間差來判斷距離，但缺點在包含雨、雪、霧等惡劣環下，測量性能會下降，多使用於偵測行車速度之雷色測速照相系統、汽車防撞偵測器、高爾夫球場上常用到之雷射測距望遠鏡、營建業與室內裝潢業者常用到之測距儀等等。目前應用在汽車雷射雷達系統可分為非成像式以及成像式雷射雷達，非成像式雷射雷 2.

(16) 達更具有實用價值，與成像式雷射雷達相比具有較低成本價格、速度較快、穩定性較高等優點。 4.. 毫米波雷達：毫米波器車防撞雷達由感測器、信號處理器和控制器所組成，按測量原理不同，可分為脈衝調頻(pulse frequency modulation， PFM)和調頻連續波(frequency modulation continuous wave，FMCW)，使用頻率主要集中在 23~24，60~61，76~77 GHz ３個頻段，由發射訊號以及反射訊號可以計算出相對距離、速度、角度等，其優點為穩定精確的測距性、較高的距離分便力，使得測量距離遠、運行較穩定，不受物體之表現形狀、顏色等關係影響，也比較不受外在天候影響，並且毫米波雷達天線也部會因為灰塵汙染而產生較大的誤差，擁有良好的環境適應性，使得毫米波雷達的穿透能力較強，其測距精度受雨、雪、霧以及陽光等天氣因素影響較小，可以確保在任何天氣下正常計算距離，毫米波雷達之優越性能較適合汽車防撞雷達之需求，在相同測量條件下毫米波雷達結構簡單、分辨率高、天線尺寸小，當然毫米波也有缺點，主要是訊號處理部分相對其他雷達複雜。. 歐美日對於車用雷達的頻段使用各有不同的策略，從規範車用雷達的頻段範圍來確保車用雷達在無干擾下能正常使用，達到交通安全的目標，至於各國使用的車用雷達上。表 1-1 各國家之規格制定組織. Frequency Band(s) Supported. Organisation. 76 - 77 GHz. CEPT (Europe). 76 - 77 GHz. ETSI (Europe). 46.7 - 46.9 GHz, 76 - 77 GHz. FCC (USA). 60 - 61 GHz, 76 - 77 GHz. ITU. 60 - 61 GHz, 76 - 77 GHz. MPT (Japan). 表 1-2 各國家之規格定義表 3.

(17) 性能參數. 德國. 瑞典. 美國. 日本. 英國. 頻率. 77 GHz. 77 GHz. 77 GHz. 60.5 GHz. 77 GHz. 調變訊號. FMCW. FMCW. FMCW. FMCW. FMCW. 作用距離. 150 m. 200 m. 100 m. 120 m. 100 m. 相對距離精度. 1m. 0.3 m. 0.2 m. 0.3 m. 0.5 m. 相對速度. -80~240 km/h. -360~+360 km/h. -. 0.4~180 km/h. -. 掃描速度. 33 Hz. 10 Hz. -. -. 20 Hz. 1.2 論文架構本論文分六個章節針對收發器中 CMOS 晶片進行設計討論研究與製作，包含低雜訊放大器、功率放大器、以及混頻器，晶片製作均透過國家晶片中心 (CIC) 提供之 TSMC 90 nm 製程。本論文第一章緒論，探討研究雷達系統應用方向，以及各個裝置應用之優缺點，第二章為毫米波汽車防撞雷達之理論分析，第三章為低雜訊放大器，頻率操作在 71 至 77 GHz，此放大器考量低雜訊，因此在設計考量匹配網路，架構選擇設計，電感模擬分析，均以低雜訊為訴求之設計，第四章為功率放大器，頻率操作在 71 至 77 GHz，此放大器是為了將功率放大，論文上分析功率放大器之設計概念，第五章為混頻器與系統之整合，第六章為結論，探討第三章至第五章之電路設計的模擬與量測結果。. 4.

(18) 第二章汽車防撞雷達射頻前端系統簡介. 2.1 汽車防撞雷達射頻前端系統簡介[1] 脈衝雷達(pulse radar)發射一連串方波週期訊號，每一個微小的微波訊號表示一個方波，如圖 2-1 所示，脈衝之寬度為 τ 而週期表示為 Tp=1/fp (fp 表示脈衝重複頻率)，工作週期定義為： Duty cycle =. 𝜏 × 100% 𝑇𝑝. (2.1). 脈衝雷達平均功率(average power)與鋒值功率(peak power)之關係式為：. 𝑃𝑎𝑣 =. 𝑃𝑡 𝜏 𝑇𝑝. (2.2). Pt: 脈衝鋒值功率。發射訊號與接受之時間差為 tR，tR 主要大小主要決定於雷達與目標物之距離如圖 2-1 所示，時間參數與速度參數(c 為光速，c = 3 × 108 𝑚/𝑠𝑒𝑐)並可得知與距離之關係式為： 𝑐 × 𝑡𝑅 = 2𝑅. (2.3). 而距離為： 𝑅=. 1 𝑐𝑡 2 𝑅. (2.4). 為了避免距離模糊，必頇確認在下一次發射脈衝訊號時，已接收了待測物之反射訊號，此最大 tR 應該小於 Tp。最大距離表示為： 5.

(19) 𝑅𝑚𝑎𝑥 =. 1 𝑐 𝑐𝑇𝑝 = 2 2𝑓𝑝. (2.5). 脈衝雷達之最大距離可以由此式子分析出，若增加 Rmax 可以由增加 Tp 或者減少 fp，基本上 fp 設計為 100 至 100 kHz 以避免距離模糊兩可。 Amplitude Modulating pulse. τ. t (time). Tp. Transmitting pulse. t (time). Return from target Return pulse. t (time). tR 圖 2-1 脈衝雷達發射和接收訊號示意圖. 連續波雷達(Continuous Wave)是一個簡單型式的系統，製作成本便宜並廣泛被應用在偵測警用測速、飛機海拔偵測等等，雷達主要發射固定振福和固定頻率的電磁波，發射電磁波出去之後再反射回來的電磁波沒有相對應的時間關係，因此不能計算目標物與雷達發射器之間的距離，但能偵測相關速度。連續波雷達基本上是都卜勒效應之應用，當雷達與目標發生相對運動時，所接受的波之頻率會發生變化，電磁波之都卜勒頻率轉移(Doppler frequency shift)，，主要表示都卜勒效應會造成多大之頻率變化量它之數學表示式如下： 𝑓𝑑 =. 2𝑣 cos 𝛼 𝜆. (2.6). 𝑓𝑑 : 都卜勒效應之頻率變化(Doppler frequency) 𝑣 : 電磁波之發射頻率(Transmission frequency of electromagnetic wave) 𝜆: 波長(Wavelength) 電磁波之相位變化量 Φ，假設 R 為雷達與目標之距離，考量雷達發射頻率 f0 6.

(20) 與相關速度 vr，則可以求得總共之波長為 2R/ 𝜆，而角偏移量(difference phase)為：. Φ = 2π. 2𝑅 𝜆. (2.7). 若目標與雷達擁有相對速度，則 R 和 Φ 會連續改變，因此可以微分 Φ 求得角速度為： 𝜔𝑑 = 2𝜋𝑓𝑑 =. 𝑑𝜑 4𝜋 𝑑𝑅 4𝜋 = = 𝑣 𝑑𝑡 𝜆 𝑑𝑡 𝜆 𝑟. (2.8). 2𝑣𝑟 2𝑣𝑟 𝑓0 = 𝜆 𝑐. (2.9). 因此求得都卜勒頻率： 𝑓𝑑 =. 𝑓0 : 雷達發射之頻率(Transmitting signal frequency) c:. 光速 3 × 108 𝑚/𝑠𝑒𝑐. 考量目標移動方向與雷達之關係，若目標移動方向與雷達訊號方向夾角為零度，則速度為 v，若角度為 90° ，則速度為零，關係式如下： 𝑣𝑟 = 𝑣 cos 𝜃. (2.10). R. λ. Φ 圖 2-2 雷達示意圖. 7.

(21) FMCW 雷達系統是由 CW 雷達所發展而來，主要利用於短距離傳輸測距離， FMCW 雷達發射機和收發機中，如圖 2-3 所示，其連續波使用調頻方式產生 FMCW 訊號，如圖 2-4 所示，以連續波的方式傳送使得在發射端與接收機利用兩個天線提供發射與接收可提高之間的信號隔離度，週期性頻率調變的 FM 射頻訊號，藉由天線輻射至目標物，經由時間 TR 之後接受反射訊號，再由混頻器產生 fb (Beat Frequency)，利用此頻率與 fR 的關係來得到與目標物之間的距離。 Antenna Power Divider. FMCW Modulator. PA Antenna Frequency Counter. Down-Converter Mixer. 77 GHz 雷達發射系統架構圖. Frequency. 圖 2-3. LNA. Tm = 1/fm Transmit signal. Return signal. Tm t1. t2. Time. Beat Frequency. tR. fR = f 2 – f 1. fR. Tm. Time. 圖 2-4. FMCW 訊號調變 8.

(22) 在靜止目標物體考量下，電磁波訊號發射(實線)至目標物反射回來訊號(虛線)，如圖 2-2 所示，兩者之間的時間差為 tR 或者 t2-t1(tR=2R/c)，在時間 t1 時，信號由天線輻射之頻率為𝑓 1，時間為 t2 時，天線接收反射信號頻率為𝑓 2，此時藉由混頻器產生 fb (beat frequency)，測得距離。 FM 的單位時間的頻率改變量定義為 Ab，因此可定義一個調頻的改變量為 ωb 如式(2.11)： 𝜔𝑏 = 𝐴𝑏 𝑡. (2.11). 將調頻改變量 ωb 對時間積分而得到一個 FM 訊號為 V(𝑡 ) = 𝐴𝑐 cos ((𝜔𝑐 +. 𝐴𝑏 2. 𝐴𝑏 2 𝑡 (𝑟𝑎𝑑)，如式(2.12) 2. 𝑡) 𝑡) = 𝐴𝑐 cos (𝜔𝑐 𝑡 +. 𝐴𝑏 2 𝑡 ) 2. (2.12). 當電磁波經時間 Tp 之後，皆收到訊號之訊號表示式(2.13)為： V(𝑡 − 𝑇𝑝 ) = 𝐴𝑐 cos (𝜔𝑐 (𝑡 − 𝑇𝑝 ) +. 𝐴𝑏 (𝑡 − 𝑇𝑝 )2 ) 2. (2.13). 訊號經過混頻器，解調出一含有距離量測之中頻訊號為： 𝑉𝑜 (𝑡 ) =. 𝐴2𝑐 𝐴𝑏 cos [(2𝜔𝑐 − 𝐴𝑏 𝑇𝑝 )𝑡 + 𝐴𝑏 𝑡 2 + ( 𝑇𝑝2 − 𝜔𝑐 𝑇𝑝 )] 2 2. (2.14). 𝐴2𝑐 𝐴𝑏 + 𝑐𝑜𝑠 [𝐴𝑏 𝑇𝑝 𝑡 + (𝜔𝑐 𝑇𝑝 − 𝑇2𝑝 )] 2 2. 經混頻器所解調之訊號(2.14)，雷達偵測距離之訊號存在第二項弦波訊號中，藉由低通濾波器可得到第二項成分之訊號，接著做相位微分即可得到一個固定頻率差之𝑓 b，如式(2.15)：. 𝑓𝑏 =. 1 𝑑 2𝜋 𝑑𝑡. *𝐴𝑏 𝑇𝑝 𝑡 + (𝜔𝑐 𝑇𝑝 −. 𝐴𝑏 2 𝑇 )+ 2 𝑝. =. 𝐴𝑏. 𝑇 2𝜋 𝑝. (2.15). 拍頻率(beat frequency)正比於時間來回 Tp，FM 訊號周極為 Tb，假設 Tb>>Tp，則頻率對時間的斜率為∆f除以 Tb，意即𝐴𝑏 =. ∆𝑓 𝑇𝑏. 9. ，得知𝑓 b 之另一種形式表示式為：.

(23) 𝑓𝑏 =. 𝐴𝑏 ∆𝑓 𝑇𝑝 = 𝑇 2𝜋 2𝜋𝑇𝑏 𝑝. (2.16). 電磁波在空氣中傳播，來回時間差 Tp 以及目標物的距離為 2R，可推算出雷達接收機與目標物之間的距離表示式，如式(2.17)： 2𝑅 𝑐. (2.17). ∆𝑓 2𝑅 ∙ 𝑇𝑏 𝑐. (2.18). 𝑇𝑝 = 整理之後為： 𝑓𝑏 =. 𝑅=. 𝑇𝑝 𝑐 𝑓 2∆𝑓 𝑏. (2.19). 因此可以得知距離(R)。. 10.

(24) 第三章 E band 低雜訊放大器. 本章將介紹應用於 E band 之低雜訊放大器，內容包含設計考量參數，匹配網路詳細設計流程，設計之 E band 低雜訊放大器將採用三級串接架構，第一級為較低雜訊指數之共源級組態，後兩級為高增益之疊接組態，使用 TSMC 90nm CMOS RF 製程模擬驗證並實現，供應電壓採用 1.2 與 2.4 V，消耗功率為 15.1 mW。. 3.1 低雜訊放大器簡介在射頻接收機中，如圖 3-1 所示，低雜訊放大器為其中一關鍵元件，當射頻訊號經由天線接收，經由低雜訊放大器放大微弱射頻訊號後，由降頻器將射頻 (Radio Frequency)訊號轉降至中頻(Intermediate Frequency) RF Antenna Down mixer Baseband. LNA. Local Oscillator. 圖 3-1 E band 接收機系統架構圖低雜訊放大器在接收機(Receiver)中提供足夠的增益放大訊號，並有效的降低後級電路雜訊增加，可提升接收機整體雜訊比(Signal to Noise Ratio ,SNR)，使接收到訊號正確解調變。以下將介紹低雜訊放大器之相關特性參數 . 增益(Gain) 增益為放大器的放大指數，當射頻訊號在空氣路徑上傳播時，由於訊號 11.

(25) 在空氣中損耗很大，使得訊號衰減，如此一來接收到將會微弱，在電路架構中，必頇放置其放大器將訊號放大至下一級電路。 . 雜訊指數(Noise Figure)[2] 評估一個低雜訊放大器的性能，雜訊指數是一個基本且重要的參數之一，定義為，主要用來評估訊號經過放大器後雜訊比之劣化程度。 𝑁𝑜𝑖𝑠𝑒 𝐹𝑎𝑐𝑡𝑜𝑟(𝐹) =. 𝑆𝑁𝑅𝑖𝑛 𝑆𝑁𝑅𝑜𝑢𝑡. 𝑁𝑜𝑖𝑠𝑒 𝐹𝑖𝑔𝑢𝑟𝑒(𝑁𝐹) = 10𝑙𝑜𝑔𝐹 . (3.1) (3.2). 穩定度(Stability) 以 K 因子、穩定圓來頻估設計，若放大器不穩定則可能會產生震盪。. . 阻抗匹配(Impedance Matching) 放大器輸入輸出與各級電路之中必頇做良好的阻抗匹配，使訊號以最大功率進入放大器並傳送至下電路。. . 隔離度(Isolation) 低雜訊放大器後級之壓控震盪器提供較強之訊號，若隔離度不佳震盪訊號益洩漏置天線端發射至大氣中，干擾其他頻帶。. . 線性度(Linearity) 使用𝑃1𝑑𝐵 、IIP3 參數來評估，在寬頻接收機中可能接收數個頻道訊號，抑或是收到鄰近頻帶之訊號，放大器的非線性特性將產生交互調變，影響接收機整體效能。. . 功率消耗(Power Consumption) 現代消費性電子產品，在節能的要求下，低功率消耗也成為重要的設計考量之一. 12.

(26) 3.2 E band 共源級組態與疊接組態比較分析現今低雜訊放大器設計大部分採用共源級(common source ,CS)組態或疊接 (cascode)組態，以下將針對這兩種組態分析其優劣。 RFout RFout RFin. M1. M2. VDD Vg2. RFin. Vg. VDD. M1 Vg1. 圖 3-2. 共源級組態放大器. 圖 3-3. 疊接組態放大器. 3.2.1 共源級組態放大器電晶體尺寸選擇分析設計低雜訊放大器需考量 gm 、雜訊指數、線性度、功率消耗等參數，根據不同系統要求，將從中做為取捨，共源級組態之 VDD 因採用 90 nm 製程決定於 1.2 V，Vgs 選擇的主要考量為電晶體轉導值(gm)，轉導值越大代表電晶體放大能力越好，次之考量最小雜訊指數及電流消耗，圖 3-4 為 VDD 在 1.2 V 時電晶體轉導(gm) 對 Vgs 以及汲源級電流(ids)、最小雜訊指數對 Vgs 模擬圖，從模擬圖可得知 gm 在 Vgs 偏壓於 0.8 伏特時趨近飽合，若 Vgs 偏壓設計於大於 0.8 伏特之後，最小雜訊指數(NFmin)及電流消耗隨 Vgs 增加，但 gm 卻以達飽合，在考量放大器需有足夠的放大能力及合適的最小雜訊指數、功率消耗下，選擇閘源級偏壓(Vgs)為 0.75 V。. 13.

(27) 圖 3-4. Gm & ids & NFmin 對 Vgs 電壓變化圖. 10. width (m) 1 1.7 2.4 3.1 3.8 4.5. 9 8. MAG/MSG (dB). 7 6 5 4 3 2 1. channel length = 0.1 m. 0 40. 45. 50. 55. 60. 65. 70. 75. 80. 85. 90. 95. 100. Frequency (GHz). 圖 3-5. 不同通道寬度下最大穩定/可用增益(MSG/MAG)頻率響應圖. 第二步驟為選擇合適的電晶體大小，電晶體可調整的參數有通道長度(channel length)、通道寬度(channel width)、指叉數(number of finger)，選擇電晶體大小的主要考量參數為最小雜訊指數，設計上電晶體的通道長度選擇最小通道長度，在 14.

(28) TSMC CMOS 90 nm RF 製程中最小通道長度為 0.1 μm，接著針對電晶體在通道長度為 0.1 μm 且指叉數為 1 條件下選擇通道寬度，圖 3-5 為不同通道寬度之最大穩定/可用增益(MSG/MAG)頻率響應圖，從圖 3-5 中可得知，最大穩定/可用增 (MSG/MAG)益隨著通道寬度增加而增加，但在通道寬度大於 1.7 μm 之後增益上升趨緩，且頻率轉折點也隨著通道寬度增加而往低頻移動，圖 3-6 為當操作頻率在 77 GHz 時，最小雜訊指數(NFmin)以及最大穩定/可用增益(MSG/MAG)在不同通道寬度下模擬圖，當通道寬度設計過小或過大，都有偏高的最小雜訊指數，當通道寬度設計在 2 μm 上下的範圍時有較低的最小雜訊指數，以及足夠的最大可用增益，綜合以上考量在本設計中，選擇通道寬度為 1.7 μm。. 8.0. NFmin MAG/MSG. 7.5 7.0. NFmin (dB) MAG/MSG (dB). 6.5 6.0 5.5 5.0 4.5 4.0 3.5 3.0 1.0. 1.5. 2.0. 2.5. 3.0. 3.5. 4.0. 4.5. 5.0. Width (m). 圖 3-6. 當操作頻率為 77 GHz 時不同通道寬度下 MSG & MAG & NFmin. 15.

(29) 10 9 8. MAG/MSG (dB). 7. 1 8 15 22 29 36 43 50 57 64. 6 5 4 3 2 1 0 40. 50. channel length = 0.1 m channel width = 1.7 m 60. 70. 80. 90. 100. Frequency (GHz). 圖 3-7. 不同 finger 數下 MSG & MAG 頻率響應圖. 圖 3-7 為頻率在 77 GHz 下通道長度為 0.1 μm 、通道寬度為 1.7 μm 條件下，模擬不同指叉數下最小雜訊指數以及最大穩定/可用增益，可知指叉數在小於 4，因增益不足抑制不住雜訊，指叉數大於 15 時雜訊指數隨指叉數增加而上什，最適合的指叉數選擇介於 4 到 15 之間，此時有夠低的最小雜訊指數，及夠大的最大穩定增益，在此設計中指叉數選擇 8。. 16.

(30) 8.0. NFmin MAG/MSG. 7.5 7.0 6.5. NFmin (dB) MAG/MSG (dB). 6.0 5.5 5.0 4.5 4.0 3.5 3.0. channel length = 0.1 m channel width = 1.7 m. 2.5 2.0 0. 5. 10. 15. 20. 25. 30. 35. 40. 45. 50. Number of Finger. 圖 3-8. 當操作頻率為 77 GHz 時不同指叉數下 MSG & MAG & NFmin. 15 14. MAG/MSG NFmin. 13 12. channel length = 0.1 m channel width = 1.7 m number of figner = 8. 11. NFmin (dB) MAG/MSG (dB). 10 9 8 7 6 5 4 3 2 1 0 10. 20. 30. 40. 50. 60. 70. 80. 90. 100. 110. 120. 130. Frequency (GHz). 圖 3-9. MSG & MAG& & NFmin 頻率響應圖. 低雜訊放大器在設計考量上，希望可以有最大增益及最小雜訊指數，根據以上兩點考量可選出電晶體大小其通道長度為 0.1 μm、通道寬度為 1.7 μm、指叉數 17.

(31) 為 8。圖 3-9 為電晶體在通道長度為 0.1 μm、通道寬度為 1.7 μm、指叉數為 8 時，共源級組態下所模擬的最大穩定增益(MSG)在 77 GHz 時為 6.766 dB，最小雜訊指數在 77 GHz 時為 3.241 dB。共源級組態雜訊指數分析，如圖 3-10 所示，考量輸入雜訊參數為 Vs、輸入相關雜訊(input-referred noise)為 Vn、輸入相關雜訊電流為 In。 VDD. L1 Rs. Vout. Vn2. -. M1. +. In2. Vs. 圖 3-10 共源級組態之等效電路圖. 雜訊指數定義為式子 3.3 所示: 𝑁𝑜𝑖𝑠𝑒 𝐹𝑖𝑔𝑢𝑟𝑒 =. 𝑆𝑁𝑅𝑖𝑛 𝑆𝑁𝑅𝑜𝑢𝑡. (3.3). 輸入訊雜比為式子 3.4 所示: 𝑆𝑁𝑅𝑖𝑛 =. 2 𝛼 2 𝑉𝑖𝑛. (3.4). 𝛼 2 𝑉𝑠2. 輸出訊雜比為式子 3.5 (Av 表示為增益)所示: 𝑆𝑁𝑅𝑖𝑛 =. 2 𝛼 2 𝐴2𝑣 𝑉𝑖𝑛. 𝛼 2 𝐴2𝑣 *𝑉𝑠2 + 𝑉𝑛2 + 𝐼𝑛2 𝑅𝑠2 +. (3.5). 利用式子 3.4 以及式子 3.5 帶入式子 3.3 之後，得知雜訊指數為: 𝑁𝐹 =. 𝑉𝑠2 + 𝑉𝑛2 + 𝐼𝑛2 𝑅𝑠2 𝑉𝑠2. =1+. 𝑉𝑛2 + 𝐼𝑛2 𝑅𝑠2 𝑉𝑠2. 18. 𝑉𝑛2 𝐼𝑛2 𝑅𝑠2 =1+ + 4𝑘𝑇𝑅𝑠 4𝑘𝑇𝑅𝑠. (3.6).

(32) 3.2.2 疊接組態放大器分析疊接組態考量最大穩定/可用增益、最小雜訊指數作分析設計，如圖 3-11 所示疊接組態放大器是由共源級組態(M1)及共閘級組態(M2)所組成，此組態之電晶體具有輸出阻抗較高之特性，主要由共源級組態提供足夠轉導來放大訊號，使疊接組態放大器可提供較高增益，但此時疊接組態輸出反射係數 out 大於 1 (如圖 3-16 所示)，必頇考量輸出阻抗匹配設計不易，為了分析此問題，把疊接放大器分成共源級組態及共閘級組態做個別分析，以達到在系統穩定時之最佳增益。疊接組態其優勢在於較高增益，但不可避免的雜訊指數也相對較高，疊接組態操作至高頻時，其中間節點擁有寄生電容效應，使得共閘級組態之電晶體所產生熱雜訊，此雜訊將會增加總輸出雜訊指數，因此採用疊接組態時，必頇抑制此雜訊之增加。. 3.2.3 雜訊觀點分析低雜訊放大器設計上，必頇考量雜訊因數，由[1]整理可得知雜訊指數定義為 SNRin 與 SNRout 之關係式如下： 𝑁𝑜𝑖𝑠𝑒 𝐹𝑎𝑐𝑡𝑜𝑟 =. 𝑆𝑁𝑅𝑖𝑛 𝑆𝑁𝑅𝑜𝑢𝑡. (3.7). 疊接組態(如圖 3-11 所示)分析將不考量輸入匹配網路及輸出匹配網路所產生之雜訊，若共源級組態以及共閘級組態所產生之輸出雜訊，兩者不相關，因此可以將關係式定義如下： 𝑁𝑜𝑖𝑠𝑒 𝐹𝑎𝑐𝑡𝑜𝑟 = 𝐹1 (𝜔) + 𝐹2 (𝜔). 19.

(33) Zin. M2 in. M1. Iout. CP. First stage Second stage (all noise sourece modeled)(Only drain noise modeled). 圖 3-11 疊接組態 Rs. Vn2. Id22. -. +. Vs. 2. In2. Iout. +. Cgs. vgs. gmvgs. Cp. 1/gm2. gm2vgs2. -. 圖 3-12 計算電晶體雜訊因數等效電路[6][7]. 疊接組態放大器之雜訊模型如圖 3-12 所示，共源級以及共閘級中間提供寄生電容 (Cp)，雜訊源所提供之輸入相關雜訊(input-referred noise)以及等效熱雜訊 (equivalent thermal noise resistance)，可以得知 𝑖𝑜 ，如式子 3.8 所示： 𝑖𝑜 = 𝑔𝑚 𝑣𝑔𝑠 = 𝑔𝑚 ∙. 𝑣𝑠. 1 𝑅𝑠 + 𝑗𝜔𝐶𝑔𝑠. (. 1 ) 𝐶𝑔𝑠. (3.8). 由於𝑖𝑜 = 𝐺𝑚 𝑣𝑠 ，因此式子 3.9 可以改寫為： 𝐺𝑚 = −𝑗 ∙. 𝜔𝑇 1 ∙ 𝜔 𝑅𝑠. (3.9). 考量輸入相關雜訊(input-referred noise)、等效熱雜訊(equivalent thermal noise resistance)，以及共閘級之通道熱雜訊並表示為： 2 2 2 (𝑉𝑛2 + 𝐼𝑛2 𝑅𝑠2 + 𝑉𝑠2 ) + 𝐼𝑑2 𝑖𝑜,𝑇𝑜 = 𝐺𝑚. 計算出雜訊指數，表示為式子 3.11：. 20. (3.10).

(34) 𝑁𝐹 = 1 +. 𝑉𝑛2 + 𝐼𝑛2 𝑅𝑠2 𝑉𝑠2. +. (3.11). 2 𝐼𝑑2 2 𝑉2 𝐺𝑚 𝑠. 最後得知其疊接組態之雜訊指數表示式[7]： (3.12). 𝜔2 𝐶𝑝2 𝑉𝑛2 𝐼𝑛2 𝑅𝑠2 𝜔 2 𝑁𝐹 = 1 + + + 𝑅𝑠 𝛾2 𝑔𝑑𝑜2 ( ) (1 + 2 ) 4𝑘𝑇𝑅𝑠 4𝑘𝑇𝑅𝑠 𝜔𝑇 𝑔𝑚2 𝑔𝑑𝑜2 : 𝑉𝑑𝑠 = 0 之汲極-源極電導。. 由式子 3.12 所示，疊接組態之雜訊指數與寄生電容相關，𝜔的二次方函數與二次方函數寄生電容(Cp)相乘，表示疊接組態放大器之寄生電容對於整體雜訊指數影響非常大，尤其在高頻時影響甚鉅，如圖 3-13 所示，模擬共源級電晶體寬度為 2 μm，Vgs=0.75V，頻率在 77GHz 時，共閘級電晶體寬度與疊接組態之理想雜訊指數關係圖，可得知電晶體寬度越大時，所造成之雜訊指數越大。. 8. NFmin (dB). 7. 6. 5. NFmin 4 2.0. 2.5. 3.0. 3.5. 4.0. Width (um). 圖 3-13 電晶體寬度與雜訊指數關係圖. 21. 4.5. 5.0.

(35) ZL out 2. -(Vn2) +. M2 X. Zx. CP1 L1 in. Y. M1. CP0. 圖 3-14 疊接組態與電感分析表示圖[8]. 由式子 3.13 所示，疊接組態之寄生電容是產生放大雜訊的主要因素，因此為了避免，可以採用串聯電感的方式，以抵銷寄生電容之效應，並且抑制雜訊地被放大，如圖 3-14 所示。 𝑣𝑛.𝑜𝑢𝑡 −𝑍𝐿 = 1 1 𝑣𝑛2 + 𝑔𝑚2 𝜔𝐶𝑝. (3.13). 節點 X 分析其阻抗為 ZX，如式子 3.14 所示 𝑍𝑥 =. 𝑠 2 𝐿𝐶𝑝0 + 1 1 1 1 )= ) || (𝑠𝐿 + || ( 𝑠𝐶𝑝1 𝑠𝐶𝑝0 𝑠𝐶𝑝1 𝑠𝐶𝑝0. (3.14). 簡單整理之後表示為式子 3.15 所示 𝑍𝑥 =. 𝑠 2 𝐿𝐶𝑝0 + 1. (3.15). 𝑠(𝐶𝑝0 + 𝐶𝑝1 − 𝜔 2 𝐿𝐶𝑝0 𝐶𝑝1 ). 其放大增益表示為式子 3.16 所示 𝑣𝑛.𝑜𝑢𝑡 −𝑍𝐿 = 1 𝑣𝑛2 + 𝑍𝑥 𝑔𝑚2. (3.16). 若雜訊減少，式子 3.17 之阻抗 ZX 必頇等於零，則表示式如下 𝐶𝑝0 + 𝐶𝑝1 − 𝜔2 𝐿𝐶𝑝0 𝐶𝑝1 = 0 求得最低雜訊之電感值式子 3.18 所表示 22. (3.17).

(36) 𝐿=. 𝐶𝑝0 + 𝐶𝑝1 𝜔 2 𝐶𝑝0 𝐶𝑝1. (3.18). 模擬疊接組態(如圖 3-15)之雜訊指數，共源級電晶體選擇於寬度為 2 μm、指叉數為 8，共閘級選擇寬度為 2 μm、指叉數為 20，此時頻率為 77 GHz，理想雜訊指數為 5.6 dB，若模擬電感值設定為 0.1 nH 至 0.4 nH，理想雜訊指數如圖 3-15，可以得知模擬結果證實電感可以降低雜訊指數，最低雜訊指數在電感值為 0.25 nH，雜訊指數為 4.0 dB。. 6.0 5.5 5.0. NFmin (dB). 4.5 4.0. 0.1 nH 0.15 nH 0.2 nH 0.25 nH 0.3 nH 0.35 nH 0.4 nH without indoctor. 3.5 3.0 2.5 2.0 66. 67. 68. 69. 70. 71. 72. 73. 74 75. 76. 77. 78. 79. 80. Frequency (GHz). 圖 3-15 疊接組態與電感分析雜訊指數表示圖. 23. 81. 82.

(37) 3.2.4 反射係數觀點分析. 1.05. S11 S22. Reflection Coeffieient. 1.00. 0.95. 0.90. 0.85. 0.80. 0.75 0. 10. 20. 30. 40. 50. 60. 70. 80. 90. 100 110 120 130. Frequency (GHz). k 圖 3-16 疊接組態輸入及輸出之反射係數模擬圖. 由於疊接組態的阻抗高，因此輸出反射係數(  out )大於 1 呈現不穩定的狀況，故首先針對輸出端的共閘級組態穩定度做分析，如圖 3-16 所示，表 1-1 為在頻率 77 GHz 點針對穩定因子(K factor)、輸入輸出反射係數做模擬。. 表 3-1. 共閘級組態穩定因子&輸入輸出反射係數. Frequncy. stabfact. . S(1,1). S(2,2). 77GHz. 0.027. 0.932. 0.854. 0.889. 從表 3-1 可知共閘級電晶體在不接共源級電晶體時處於潛在不穩定(K<1,  <1)，如圖 3-17 所示，在掛載 50 歐姆時輸入輸出反射係數皆處於穩定狀態，為了更進一步了解在哪些負載點將使輸出反射係數大於 1( out >1)，以下將針對輸入穩定圓、輸出穩定圓做模擬分析。. 24.

(38) Vg2. DC block. M2.  out. DC feed. 圖 3-17. in. 50 ohm. VDD. DC block. 50 ohm. DC feed. DC block. 共閘級組態輸入輸出反射係數示意圖. 從圖 3-18(a)輸出穩定圓模擬可得知輸入反射係數( in )幾乎在所有輸出阻抗點(穩定圓外)皆小於 1( in <1)，處於穩定的狀態，從圖 3-18(b)輸入穩定圓模擬可得知輸出反射係數( out )在輸入穩定圓內小於 1 ( out <1)，在輸入穩定圓外輸出反射係數大於 1 ( out >1)，由以上結果可得知疊接組態中的共源級組態(M1)輸出阻抗 (S22)必頇落在共閘級組態(M2)輸入穩定圓內，否則將使疊接組態輸出反射係數大. Stable region. S_StabCircle. L_StabCircle. 於 1 ( out >1)。. Stable region. Frequency(77GHz). Frequency(77GHz). 圖 3-18. (a) (b) 共閘級組態穩定圓模擬(a)output stability circle(b)input stability circle. 為了解共源級組態輸出阻抗(S22)，在頻率 77 GHz 下不同電晶體尺寸之阻抗變化分佈，將針對共源級組態在不同指叉數下做輸出阻抗模擬(S22)，從圖 3-19 可 25.

(39) 看出共源級輸出阻抗隨著電晶體的尺寸增加而變小，欲使疊接組態放大器輸出反射係數小於 1 則需選擇指叉數大於 6 之尺寸，另一能使疊接組態放大器輸出反射數小於 1 的方法，為在共源級放大器(M1)汲級(drain)端串接一電感，改變其輸出. DC block. Input. Vg2. DC feed. M2. DC feed. 50 ohm. DC block. Output 50 ohm.  out. VDD. Common Source ,S22 S_StabCircle. 阻抗使阻抗繞進穩定區，使共閘級組態輸出反射係小於 1 ( out <1)。. Number of finger 2~64 2. 64 4 6. Frequency(77GHz). 圖 3-19. 共源級組態在不同指叉數下模擬輸出阻抗分佈史密斯圖. 總結以上模擬分析可知，設計一疊接放大器，輸出反射係數小於 1，可利用選擇較大電晶體尺寸抑或是選擇一適當電感來做設計，前者方式，選擇較大電晶體尺寸適合功率放大器 (power amplifier) 設計，原因是其大尺寸之電晶體可以提供較高之功率輸出，而低雜訊放大器訴求於較低之雜訊指數，過大之電晶體將會提供較高之寄生電容，因此不適合採用，若增加尺寸換取穩定度，則最小雜訊指數提升，最大穩定/可用增益下降，功率消耗也無法降低。後者方式，利用串聯電感，適合低雜訊放大器 (low noise amplifier) 設計，由於低雜訊放大器要求最小雜訊指數、最大穩定/可用增益，故選擇較小電晶體尺寸將得到最佳效能、較低功耗，利用串聯電感來改善頻帶穩定度、提升增益、降低雜訊將是最好的選擇，但此方法則不適合設計功率放大器，由於功率放大器設計要求大功率輸出，伴隨大電流使電感實現不易等問題。. 26.

(40) Vg2. 0.1 μm × 1.7 μm × 20. S Port1. Port2. DC feed. DC block. in. DC block. M2.  out. VDD. cs M1. M1 VDD Vg1. 圖 3-20. S. 0.1 μm × 2 μm × 6. 共閘級組態掛載共源級輸出阻抗反射係數示意圖. 分析疊接組態放大器輸出反射係數會大於 1，首先將疊接組態放大器拆成共閘級組態與共源級組態，如圖 3-20 所示，並且針對共閘級組態做分析，將共源級組態輸出阻抗視為共閘級輸入網路阻抗，共閘級輸出反射係數如式 3.19 所示，實際共閘級電晶體為雙向性(bilateral)元件也就 S12  0 ，此時 out  S22 與式中的第二項有關，從式中第二項 (S12 S21s ) / (1  S11 L ) 中觀察得知，在無法改變 S22 的前提下，欲降低輸出反射係數應使第二項中𝑆12 𝑆21 𝛤𝑠 三個參數降低，但在放大器的設計中要求高增益故降低 S21 不可行，應降低 S12 與  S 使輸出反射係數降低，從以上推論可知欲改善疊接放大器輸出反射係數，必頇使共源級組態(M1)的輸出阻抗與共閘級組態(M2)的輸入阻抗達成匹配。 𝛤𝑜𝑢𝑡 = 𝑆22 +. 𝑆12 𝑆21 𝛤𝑠 1 − 𝑆11 𝛤𝑠. (3.19). 圖 3-21(a)(b)分別為共閘級組態、頻率響應圖，其中虛線為共閘級輸入阻抗與共源級輸出阻抗未使用電感匹配，實線則使用電感匹配，從模擬結果可知若未使用電感匹配其值維持在 0.7 以上，這將造成大於 1 造成輸出匹配網路設計的困難，若使用電感匹配，則在所設計匹配頻帶可得夠低使小於 1 使輸出匹配網路設計容易。由於阻抗匹配是設計在 77 GHz 頻率範圍，故離開所設計的頻帶後仍處於大 27.

(41) 於 1，但這問題並不會在設計上造成麻煩，由於疊接放大器匹配網路常設計為帶通(band pass)型式如圖 3-21 (a)所示，此時在設計頻帶外 S21 趨近為 0 代入式(3.19) 得到𝛤𝑜𝑢𝑡 < 1處於穩定狀態，在設計頻帶內因具有高增益(S21)，需設計匹配電感改善 𝛤𝑠 使 𝛤𝑜𝑢𝑡 小於 1。.  out. s. (a) 圖 3-21. (b) 共閘級組態(a).  s 頻率響應圖(b) out 頻率響應圖. 3.2.5 最佳疊接組態低雜訊放大器設計選擇適當電晶體尺寸(M1、M2)、電感值(L)，使疊接組態低雜訊放大器有最佳效能做探討分析。 M1 : 0.1 μm × 2 μm Input. DC feed. M1. DC feed. 50 ohm. DC block. DC block. Output 50 ohm. VDD Vg2. 圖 3-22. 共源級組態架構圖. 共源級放大器設計中，使用閘級偏壓(Vg)為 0.75 伏特(V)供應電壓(VDD)1.2 V，且通道寬度為 2 μm，在最小雜訊指數、最大穩定/可用增益與及消耗電流的考量下，選出共源級組態電晶體最佳尺寸，圖 3-23 為最大穩定/可用增益、最小雜訊指數、汲級電流(id)在頻率 77 GHz 時對不同的指叉數做模擬圖，最大穩定增益在 28.

(42) 指叉數為 17 得到峰值 7.974 dB，最小雜訊指數在指叉數為 8 時得到最低值 2.813 dB，而汲級電流(id)隨指叉數增加而線性上升。. 圖 3-23. 共源級組態在不同指叉數下 MSG/MAG & NFmin 與 ids. 表 3-2. (a)特定指叉數下(8,20)MSG、NFmin、id 比較表. 指叉數. MSG(dB). NFmin(dB). id(mA). 20. 6.829. 3.653. 6.0. 6. 6.715. 3.207. 1.8. 表 3-2.  (兩者差值). (b)特定指叉數(8,20)下參數差異值表 MSG(dB). NFmin(dB). id(mA). 0.114. 0.446. 4.2. 在設計低雜訊放大器中，設計者無非希望降低功率消耗、提升增益、降低雜訊指數，從表 3-2 (a)(b)中可看出指叉數 20 與 6 在最大穩定增益只有 0.114 dB 的差異，在最小雜訊指數上指叉數 6 則比指叉數 20 低了 0.446 dB，且電流消耗也降低 4.2 mA，故共源級放大器電晶體尺寸選擇通道長度 0.1 μm、通道寬度 2 μm、指叉數為 8 的電晶尺寸，與傳統設計方法不同的是在此完全不考慮疊接組態穩定度問題。 29.

(43) DC block. Vg2 = 1.95 V. Dc feed. DC block 0.1 μm × 1.7 μm. M2 Port 1. Port 2. VDD = 2.4 V. DC block. 0.1 μm × 2μm × 6. M1 Vg1 = 0.75 V. 圖 3-24. 疊接組態示意圖. 決定共源級組態最佳電晶體尺寸後，同樣的在最小雜訊指數、最大穩定/可用增益考量下找出共閘級最佳電晶體尺寸，由於疊接放大器電流由共源級電晶體決定，因此在此就不考慮汲級電流，圖 3-25 為最大穩定/可用增益、最小雜訊指數頻率 77 GHz 時對不同的指叉數做模擬圖，最大穩定/可用增益在指叉數為 6 得到峰值 12.909 dB，最小雜訊指數在指叉數為 14 時得到最低值 5.447 dB，. 圖 3-25. 共閘級電晶體在不同指叉數下 MSG & MAG & NFmin. 30.

(44) 表 3-3. (a)特定指叉數(6,14)下 MSG& NFmin 比較表. 指叉數. MSG(dB). NFmin(dB). 6. 12.909. 6.026. 14. 12.465. 5.447. 表 3-3. (b)特定指叉數(6,14)下參數差值 MSG(dB). NFmin(dB). 0.444. 0.559.  (兩者差值). 從表 3-3 (a)(b)中可看出指叉數 6 與 14 在最大可用增益有 0.444 dB 的差異，在最小雜訊指數上指叉數 17 則比指叉數 6 低了 0.559 dB，從以上模擬可知道，共閘級電晶體最佳指叉數設計範圍從 8 至 22，全看設計者在最大穩定增益與最小雜訊指數之間做選擇(trade-off)，指叉數設計範圍若不在 8 至 22，將使增益下降雜訊指數上升，在此共閘級放大器電晶體(M2)尺寸選擇通道長度 0.1 μm、通道寬. DC block. Input. Output. DC block. DC feed. 50 ohm. DC feed. M2. VDD Vg2. 50 ohm  out. Common Source ,S22. 度 1.7 μm、指叉數為 20 的電晶尺寸。. 2 6 20~64. 16 14 10. Frequency(77GHz). 圖 3-26. 在不同指叉數下 1~64 (a)共源級電晶體輸出阻抗史密斯分佈圖. 31.

(45) M2. DC feed. DC block. Port 2. DC block. VDD=1.2 V DC feed. S11. Common Gate ,S11 Common Source ,S22. Vg2 = 0.75 V 0.1um × 1.7um × 20 DC block. 0.4nH. 8~22 5. 23~64 0.3nH. 2 6. Port 1 Frequency(77GHz). 圖 3-26. (a)在不同指叉數下 1~64 (b)共閘級電晶體輸入阻抗史密斯分佈圖. 圖 3-26(a)為共源級電晶體輸出阻抗，在不同指叉數下阻抗分佈，在步驟一選出了指叉數 6 為共源級電晶體尺寸，在此基礎下找最佳共閘級電晶體尺寸，從圖 3-26(b)共閘級電晶體輸入阻抗，在不同指叉數下阻抗分佈，可觀察出共閘級電晶體輸入阻抗在指叉數 8 至 22 阻抗分佈，與共源級電晶體指叉數為 6 時輸出阻抗分佈相近，這意味著共源級與共閘級間有著相對匹配的阻抗，這與圖 3-25 有一樣的模擬結果，在此範圍阻抗得到了較高的最大穩定增益及最小雜訊指數，此外兩者的輸出入阻抗分佈相近(共源級輸出,共閘級輸入)，更可使用簡單的電感性元件，使阻抗更進一步的匹配，得到更好的最大可用增益，與更小的最小雜訊指數。確定疊接放大器電晶體尺寸後，接著選出共源級組態與共閘級組態間的匹配電感，其選擇感值的方法，可利用最大穩定增益/最大可用增益 (MSG/MAG)頻率響應圖來選出感值，如圖 3-27(b)所示選出一感值使放大器設計頻帶(71~77 GHz) 穩定因子大於 1(K>1)，此時最小雜訊指數也從未加匹配電感的 5.061 dB，降低至加匹配電感的 4.439 dB，如表 3-4 所示。. 32.

(46) Vg2. Dc block. Dc feed. Dc block. M2 L = 0.24 nH Q = 10. VDD. Dc block. M1 共軛匹配電感. Vg1 圖 3-27. 圖 3-27. (a)採用電感匹配疊接放大器表 3-4. (b)採匹配電感下. MSG&MAG&NFmin 頻率響應圖加匹配與不加匹配電感參數比較 MSG/MAG(dB). NFmin(dB). 採電感匹配. 9.261(MAG). 4.439. 未採電感匹配. 11.982(MSG). 5.601. 除了從最大穩定/可用增益頻率響應圖，找出匹配的感值外，也可由阻抗觀點找出適當感值，為分別在頻率 77 GHz 時共源級組態電晶體輸出阻抗(S22)與共閘級電體輸入阻抗(S11)分佈，可看到串聯一個電感在共源級組態電晶體輸出端，可使其輸出阻抗往共閘級輸入阻抗移動，逹成進一步阻抗匹配，採電感匹配後，疊接組態放大器 S22、S11 都更加穩定，此外在這要特別說明，在步驟二中認為共閘級電晶體(M2)指叉數最佳設計的範圍為 8 至 22，但在此必頇考量實際電感設計問題，如圖 3-26 所示，當共閘級電晶體指叉數為 8 至 10 的範圍時，其輸入阻抗偏大，需採較大電感值以達匹配，例如當共閘級電晶體 M2 指叉數為 6 時，其匹配感值需 0.24 nH，這將花費較大佈局面積設計電感，故認為共閘級電晶體 M2 指叉數 8 至 22 為最佳設計。. 33.

(47) 3.3 三級串接放大器 E band 低雜訊放大器設計常採用多級串接的方式提供系統足夠增益，如圖 3-28 所示，以發表的設計中多以三級共源級組態或疊接組態串接，其中三級共源級組態串接有增益偏低問題，而三級疊接組態串接則有功耗、雜訊指數偏高問題，針對共源級組態、疊接組態分別作最大穩定/可用增益，最小雜訊指數、功率消耗、評估模擬，那麼三級串接放大器各級採何種組態設計能獲得較佳效能呢?，以下將使用串接放大器系統特性，評估各種串接組合的效能。 50 ohm. Gain1 NF1 (dB). Gain2 NF2 (dB). Gain3 NF3 (dB). AMP1. AMP2. AMP3. First stage. 圖 3-28. . Second stage. Thrid stage. 三級串接放大器示意圖. 增益:在 n 級串接系統中整體系統增益如式(3.20)。 Gain(dB) = Gain1(dB)+Gain2(dB)+……+Gainn(dB). . 50 ohm. (3.20). 雜訊指數: 在多級串接系統中，系統雜訊指數可用 Friiss’s Formula 式(3.21) 來表示，n 級串接系統中，每級放大器皆對系統雜訊指數有損害，但主宰系統雜訊指數的是第一級放大器，越往後級將隨著增益提什對系統雜訊指數影響降低。 𝑁𝐹 = 𝑁𝐹1 +. . 𝑁𝐹2 − 1 𝑁𝐹𝑛 − 1 + ⋯+ 𝐺𝑎𝑖𝑛1 𝐺𝑎𝑖𝑛1 ⋯ 𝐺𝑎𝑖𝑛𝑛−1. (3.21). 功率消耗: 串接系統中功率消耗，為各級功率消耗之總和。. Pdc =Pdc1+Pdc2+…..+Pdc(n). (3.22). 低雜訊放大器設計首重雜訊指數，次之考量增益及功率消耗，從 Friiss’s Formula 式(3.21)中可知，欲使串接系統有較低雜訊指數，第一級放大器應採用共源級組態，這是因為共源級組態有較低最小雜訊指數，接下來第二與第三級該採 34.

(48) 何種組態，在考量接收機系統中，希望低雜訊放大器可提供 20 dB 增益前提下，第二第三級組態應滿足 20 dB 增益需求，表 3-5 列三級串接放大器最大穩定增益、功率消耗，其求法為將表 3.6 所列值分別帶入式 3.21、式 3.22，在此必頇特別說明所求得三級串接最大穩定增益，是在假設各級間完美共軛匹配且無損耗下所求得，但在實際匹配網路設計上無法逹成(有損耗)，故在評估時必頇考量匹配網路之損耗，從模擬經驗上得知以 7 dB 損耗考量，故選擇 2、3、4 組合，接著考量功率消耗，組合 2、3 有較低功率消耗，那麼組合 2、3 何者為佳，再度考量 Friiss’s Formula 式子 3.21，第二級放大器應採雜訊指數較低的疊接組態，使三級串接放大器獲得較佳效能，圖 3.28 為此次設計 E 頻帶低雜訊放大器架構圖，前一級電路採用共源級組態，使其有較低雜訊指數及功率消耗，輸出級採用疊接組態，使 E 頻帶低雜訊放大器有較高增益。. 表 3-5. 三級串接放大器 MSG、Pdc 評估表. 組合. 第一級. 第二級. 第三級. MSG(dB). Pdc(mW). 1. Cs. Cs. Cs. 20.298. 8.82. 2. Cs. Cs. cascode. 25.5141. 11.376. 3. Cs. Cascode. Cs. 25.5141. 11.376. 4. Cs. Cascode. cascode. 30.7342. 13.932. 35.

(49) M1 : 0.1um × 1.7um × M2 : 0.1um × 2.0um × M3 : 0.1um × 1.7um × M4 : 0.1um × 2.0um × M5 : 0.1um × 1.7um × VDD1 = 1.20 V VDD2 = 2.40 V Vg1 = 0.75 V Vg2 = 1.95 V. 8 6 20 6 20. RFout. Matching Network. M5. VDD2. Vg2. Matching Network. Matching Network. VDD2. M3. M4 Vg1. Vg2. RFin. Matching Network. Matching Network Matching Network. M2. VDD1. M1. Vg1. Vg1. 圖 3-29. E 頻帶低雜訊放大器架構圖. 3.3.1 匹配網路設計在選擇完三級放大器組態後，接著將設計低雜訊放大器匹配網路，匹配網路採用薄膜微帶線(Thin Film Microstrip Line , TFMS line)實現，使用 TSMC 90 RF 1P9M CMOS 製程，第九層金屬作為訊號線，第一層金屬作為參考地，並採用特性阻抗為 50 ohm，線寬為 6 μm 以及 10 μm 的傳輸線做為匹配網路。 RFin 50 ohm. Noise Matching. Gain 1 NF 1 (dB). Gain 2 NF 2 (dB). Conjugate Mctahing. AMP. 1 First stage. 圖 3-30. Conjugate Mctahing. Gain 3 NF 3 (dB) AMP. 3. AMP. 2 Second stage. Conjugate Mctahing. RFout 50 ohm. Thrid stage. 三級串接放大器匹配網路設計. 如圖 3-30 所示，在三級串接低雜訊放大器設計中，輸出級與各級之間採用共軛匹配(conjugate match)，使訊號能以最低損耗傳輸至下一級放大器，而輸入級則是採用雜訊匹配(noise match)使三級串接放大器獲得最低雜訊指數，匹配網路設計順序將由輸入級至輸出級，這是由於低雜訊放大器的匹配網路設計首重輸入級的雜訊匹配，故希望能先針對輸入級的匹配做精準的雜訊匹配設計，再設計各級之間匹配網路及輸出匹配網路，最後針對各匹配網路微調以達到良好的效能，以下將列出仔細的匹配網路設計步驟。 36.

(50) 輸入匹配網路設計-雜訊匹配首先找出雜訊圓(Noise circle)，圖 3-32 為輸入雜訊圓模擬，在 NFmin 阻抗點可獲得最低雜訊，為了使放大器得到最低雜訊，需使阻抗從 Port1 的 50 ohm 轉移至 NFmin 阻抗點，圖 3-31 為所設計雜訊匹配網路，採用一階 T 型匹配網路，TL1 主要為連接至 RF Pad 對整體匹配網路只有輕微影響，接著並聯 TL2 再串聯 TL3 使阻抗匹配至最小雜訊指數阻抗點，阻抗轉移軌跡如圖 3-32 所示。 Series TL3. M1 : 0.1 μm × 1.7 μm × 8. G S G. TL1. TL2. TL3. G S. M1 Vg. Output. VDD. G. Nscircle. Input. Shunt TL2 Series TL1. Frequency(77GHz). 圖 3-31. 第一級雜訊匹配網路架構圖. 圖 3-32. 第一級匹配網路軌跡史密斯圖. 第一級與第二級間匹配-共軛匹配當設計完輸入匹配網路後，接著設計第一級與第二級間匹配網路，如圖 3-33(b) 所示首先找出第一級疊接放大器輸出阻抗點(S22)，接著模擬第二級疊接放大器 gain Circle，接著設計共軛匹配網路，如圖 3-33(a)所示使用串聯 TL4 再並聯 TL5 使阻抗匹配到 Gain Circle 以獲得最佳增益，而串接一小段的 TL6，是為了方便連接至第二級疊接放大器而設計，故間級匹配實際上只需簡單的 L 型匹配網路即可逹成。. 37.

(51) RFout M1 : 0.1um × 1.7um × M2 : 0.1um × 2.0um × M3 : 0.1um × 1.7um × M4 : 0.1um × 2.0um × M5 : 0.1um × 1.7um × VDD1 = 1.20 V VDD2 = 2.40 V Vg1 = 0.75 V Vg2 = 1.95 V. 8 6 20 6 20. G. Matching Network. M5. S. VDD2. G. Vg2. Matching Network. Matching Network. VDD2. M3. M4 Vg1. Vg2 RFin. TL4. G. TL1. TL3. M1. M2 TL5. S. Vg1. TL2 G. TL6. Vg1. 圖 3-33. VDD1. (a)第一與第二級間匹配網路架構. 2nd Gain circle. Series TL6. Shunt TL5. 1st S22 Series TL4 Frequency(77GHz). 圖 3-33. (b)第一與第二級匹配網路軌跡史密斯圖. 第二級與第三級間匹配-共軛匹配圖 3-34(a)為第一、二級串接與第三級放大器架構，如圖 3-34 (b)所示先找出第一、二級串接放大器輸出阻抗點(S22)，再找出第三級放大器輸入阻抗共軛點 (S11*)，接著設計第一、二級串接放大器與第三級放大器間匹配網路，匹配網路採用二階 T 型網路設計，架構如圖 3-34(a)所示，其匹配網路阻抗轉移軌跡如圖 3-34 (b)所示。 38.

(52) M1 : 0.1um × 1.7um × M2 : 0.1um × 2.0um × M3 : 0.1um × 1.7um × M4 : 0.1um × 2.0um × M5 : 0.1um × 1.7um × VDD1 = 1.20 V VDD2 = 2.40 V Vg1 = 0.75 V Vg2 = 1.95 V. RFout. 8 6 20 6 20. G. Matching Network. M5. S. VDD2. G. Vg2 TL7. M3. TL9. TL11. M4 TL8. TL10. Vg1 VDD2. Vg2 RFin. TL4. TL6. G. TL1. M2. TL3. M1. S. TL5. TL2 G. Vg1 VDD1. Vg1. 圖 3-34. (a)第一與第二級間匹配網路架構圖 Series TL11. 3th Gain circle. Shunt TL10. Series TL9. Shunt TL8. Series TL7. Frequency(77GHz). 圖 3-34. (b)第二與第三級匹配網路軌跡史密斯. 第三級輸出匹配-共軛匹配最後設計輸出匹配網路，輸出匹配網路要求共軛匹配以獲得最大增益，如圖 3-35(b)所示首先找出輸出共軛阻抗點，接著從史密斯圖 50  出發考量，為了使輸出匹配網路與輸出 RF Pad 連接方便串接一小段 TL12，接著並聯 TL13 再串接 TL14 使阻抗匹配到共軛點以獲得最大增益。 39.

(53) M1 : 0.1um × 1.7um × M2 : 0.1um × 2.0um × M3 : 0.1um × 1.7um × M4 : 0.1um × 2.0um × M5 : 0.1um × 1.7um × VDD1 = 1.20 V VDD2 = 2.40 V Vg1 = 0.75 V Vg2 = 1.95 V. RFout. 8 6 20 6 20. G. M5. TL12. TL14 S. TL13. VDD2. G. Vg2. TL7. TL9. TL11. M4 TL8. M3. TL4. TL6. G. TL1. M2. TL3. M1. S. TL5. Vg1. TL2 G. Vg1. VDD2. Vg2 RFin. TL10. VDD1. Vg1. (a)第三級與 pad 之間匹配網路架構圖. 3th S22. 圖 3-35. Shunt TL13 3th S22 Series TL12 Frequency(77GHz). 圖 3-35. (b) 第三級與 pad 之間匹配網路軌跡史密斯. 匹配網路微調- gate line 當匹配網路設計完成，最後步驟進行微調，使增益頻寬、雜訊指數符合設計要求，放大器設計當 K=1 時可獲得最大增益，而通常匹配網路設計使穩定因子 K>1(5~15)無法得到最佳增益，如圖 3-36 所示，為了解決此問題在疊接放大器的共閘級組態閘級端接上一小段傳輸線 TLG1、TLG2，使其穩定度降低以獲最佳增 40.