第四章 可變增益低雜訊放大器之設計與 實現
4.2 架構簡介
達到最低的雜訊指數與最大的增益，對於在設計低雜訊放大器時是最 重要的兩件事，因此好的輸入與輸出匹配電路也是相當重要的，所以選定 適宜的放大器電路架構對於在設計低雜訊放大器時，是一個相當重要的關 鍵與開始。
4.2.1 架構介紹
首先介紹常見的四種放大器電路架構，然後從中選擇合適CMOS低雜 訊放大器的電路架構。圖4.2(a)為輸入端並聯電阻之電路架構，由電路中 可看出，R1 會產生熱雜音且衰減輸入訊號，經由這兩種效應將促使高的雜 訊指數發生；圖4.2 (b)為共閘極電路架構，圖中輸入阻抗為 1/gm，若適當 選擇電晶體元件尺寸與偏壓電流則可得到50Ω的阻抗；圖 4.2 (c)為電阻回 授之電路架構，電阻回授網路亦產生一熱雜音，但不至於影響電晶體的輸 入阻抗，雖然如此，該電路的雜訊指數仍然超過原始電晶體的NFmin許多。
(a)輸入端並聯電阻之電路架構(b)共閘極電路架構 (c)電阻回授之電路架構(d)源極電感回授之電路架構
圖4.2 四種常見的放大器電路架構
CHAPTER 4 The Design and Implementation of the Variable Gain Low Noise Amplifier
4.2.2 架構比較
前面所描述的三種利用外部電阻達到輸入端阻抗匹配的方法，皆呈現 noise 電阻在訊號路徑而使得 noise figure 衰減。如此，必須提供一具有實 電阻之輸入阻抗的電路架構而非利用外部電阻，以解決信號衰減與訊雜比 降低的問題。
現在介紹一個較為理想的阻抗匹配之電路架構『源極電感回授電路架 構』，此架構一個最重要優點為阻抗的實部值控制是經由電感的選擇而決 定，如圖4.2 (d)所示，而其小訊號示意圖如圖 4.3 所示：
Port Drain
Port Source
L L1
L L2
MM11_NMOS MOSFET
L L2
Port Drain I_AC gmVgs C
C Cgd Cgs Port
Source L L1
Zin
圖4.3 源極電感回授電路之小訊號示意圖
而其輸入阻抗可經由推導如下所示：
Vin = Iin ( SLg + 1/SCgs) + Iin ( 1 + gm/SCgs) SLs Zin = Vin/Iin = SLg + 1/SCgs + SLs + gm*Ls/Cgs
Re(Zin) = 50Ω
Im(Zin) = 0 , and ωT at resonance frequency Imaginary part Real part
由上式可知，輸入阻抗為一串聯的RLC網路，其阻值與電感值有一比 例關係。由上式須注意電容 對輸入阻抗貢獻一負的電阻，此效應促使 輸入端不易匹配至50Ω，為解決該問題可加入L
Cgs
g電感增加正的電阻值，由
CHAPTER 4 The Design and Implementation of the Variable Gain Low Noise Amplifier
Zin方程式可知，當共振現象發生時則輸入阻抗呈現一實電阻的特性,因此 我們將設計Zin取實部必須等於50Ω；由上述可知此，使用此源極電感衰退 架構有許多優點，茲整理如下：
☺優點：
1. 提供一個Zin的實部阻抗，使得在共振條件下，能夠更容易的匹配至輸 入端的阻抗RS。
2. 比起在源極加上實際的電阻，加電感能夠更加有效的減少熱雜訊。
3. 在源極加電感不像加電阻，它不會吃電壓且消耗功率。
4. LS(源極電感)它就像一個回授電阻一樣，它能改善電路整體的穩定度。
此外低雜訊放大器的電路架構還利用疊接架構，如圖4.4 所示。將一 共源組態和一共閘組態疊加即為一疊接(Cascode)組態。共源極電晶體M1 主要提供較大的增益；共閘極電晶體M2 增加了電路的輸出阻抗，由於電 壓增益可被寫為GmRout，因此利用高輸出阻抗的特性以增加電壓增益是很 理想的。除此之外，疊接組態有加強阻隔輸出端至輸入端的反向信號、抑 制米勒效應(Miller effect)的影響及有較低的功率消耗和串接(Cascode)組態 相比較，再加上源極電感回授電路使得輸入端較易匹配至50Ω及增加電路 的穩定性。綜合以上優點，共源疊接電感回授電路架構成為目前最常見的 CMOS低雜訊放大器電路架構。
高頻寄生電容
圖4.4 共源疊接放大器電路圖
CHAPTER 4 The Design and Implementation of the Variable Gain Low Noise Amplifier