題目：應用於 IEEE 802.11 a 5 GHz U-NII Band 之可變增益低雜訊放大器的設計

(1)

中華大學碩士論文

題目：應用於 IEEE 802.11 a 5 GHz U-NII Band 之可變增益低雜訊放大器的設計

A Variable Gain Low Noise Amplifier Design for IEEE 802.11 a 5 GHz U-NII Band

系所別：電機工程學系碩士班學號姓名：M09101023 陳柏成指導教授：田慶誠博士

中華民國九十三年七月

(2)

應用於 IEEE 802.11 a 5 GHz U-NII Band 之可變增益低雜訊放大器的設計

研究生 : 陳柏成指導教授 : 田慶誠博士中華大學電機研究所通訊組

摘要

由於 WLAN、Bluetooth、CDMA . . .等無線通訊系統的普及與風行，

因此無線電收發機的設計與研製在現今各種不同的通訊系統當中也格外的顯得非常重要。

因此在本論文當中我們針對天線後之低雜訊放大器( Low Noise Amplifier，LNA )進行設計與研究，在此我們是採用 TSMC 所提供的 0.18um CMOS process 來進行我們低雜訊放大器(Low Noise Amplifier，

LNA)的一個設計。

吾人所設計的低雜訊放大器( Low Noise Amplifier，LNA )為一可變增益的架構( Variable Gain Low Noise Amplifier，VGLNA )，但其基本架構仍然是採用現行普遍使用的疊接共源極電感衰退架構( Source inductor

degeneration )來設計。

此低雜訊放大器( Low Noise Amplifier，LNA )在增益的變化方面共分為三種 Gain Mode 來進行控制，在 High Gain Mode 時我們的增益( S21 )為 23.16dB、雜訊指數( Noise Figure，NF )為 2.279dB，輸入信號 1dB 功率壓縮點( Input Power 1dB compression point，IP1dB )為-24.5dBm，輸入端的三階截止點( Input Third Order Intercept Point，IIP3 )為-14.223dBm；而在

(3)

Medium Gain Mode 時我們的增益( S21 )為 17.02dB、雜訊指數( Noise Figure，NF )為 2.461dB，輸入信號 1dB 功率壓縮點( Input Power 1dB compression point，IP1dB )為-21.5dBm，輸入端的三階截止點( Input Third Order Intercept Point，IIP3 )為-12.28dBm；此外在 Low Gain Mode 時我們的增益( S21 )為 11.45dB、雜訊指數( Noise Figure，NF )為 2.88dB，輸入信號 1dB 功率壓縮點( Input Power 1dB compression point，IP1dB )為-14.5dBm，

輸入端的三階截止點( Input Third Order Intercept Point，IIP3 )為-8.86dBm。

(4)

A Variable Gain Low Noise Amplifier Design for IEEE 802.11 a 5 GHz U-NII Band

Student : Bo-Cheng Chen Advisor : Dr. Ching-Cheng Tien Department of Electrical Engineering

Chung Hwa University Abstract

WLAN、Bluetooth、CDMA . . .etc wireless communication system is general and popular recently. Thus, the design and research of the RF front end circuit in different communication systems is very important.

In the thesis，we employed the TSMC 0.18um CMOS process to design and implement the low noise amplifier for WLAN.

The low noise amplifier which is based on a『cascode source inductor degeneration structure』is a variable gain architecture.

The low noise amplifier has three gain modes to control power gain：

In the high gain mode：S21= 23.16dB、Noise Figure=2.279dB、

IP1dB= -24.5dBm and IIP3= -14.223dBm.

In the medium gain mode：S21=17.02dB、Noise Figure=2.461dB、

In the low gain mode：S21=11.45dB、Noise Figure=2.88dB、

(5)

Acknowledge

誌謝

終於到了可以提筆寫“誌謝”的時刻，此時，是令人欣喜的、使人振奮的，但是重要的並不是成果的收成，而是過程所帶來的收獲，也因此所需要感謝的人、事與物也似乎特別的多。

首先，由衷的感謝羅文燈博士與劉士平博士，感謝你們兩位事務繁忙還抽空撥冗前來擔任學生的口試委員，在此向兩位致上最深的謝意。

回想碩士班這兩年的一切彷彿往事一一在目，點滴歷歷在心頭，是那麼的美好，多麼的值得我們細細的去咀嚼；想當初，剛考上中華電研所通訊組時，放榜後，還記得那天是兩年前的六月五號，我來到我未來的母校，

找尋我將來的指導教授，當時的我對自己的興趣完全一無所知，也根本不清楚自己想作什麼研究，不過我想也許是機緣在加上運氣好，讓我遇到了現在的指導教授田慶誠老師，我想現在的我更能夠了解自己當時是相當幸運的能夠接受田老師的指導；這兩年來，田老師所帶給我的並不只是作研究與解決問題的方法，更重要的是我在田老師身上學到了許多做人處事的態度，也許是阿諛奉承吧，不過我在田老師的身上真的看到了一個學者所應具有的精神與風範，田老師他在我的求學生涯中扮演了一個相當重要的角色，一個不可抹滅的角色…

此外，顏明慶老師是我碩士班生涯中想感謝的另一位老師，我曾經擔任顏老師兩學期的電工實習助教，這兩學期讓我學習到不少東西，包括許多電子學基礎觀念的釐清與儀器使用更加的熟悉，這些都是相當彌足珍貴且不可取代的，我想顏老師是我認識的所有老師當中最容易和學生打成一片的一位不可多得的好老師；順代一提，當我在申請國防役時顏老師陪我到公司面試，這份感情我也會一直放在心裡的。

還有，研二下學期才認識的吳俊傑老師，能認識吳老師也是在某次的因緣際會之下，雖然我認識吳老師的時間比較晚，不過那份感覺並不會因此而有所增減，和吳老師在一起聊天不只能夠聊學術與專業的領域，其他的一些事物，天南地北吳老師都略知一二，也都能夠和你侃侃而談，我想相同的吳老師在我心目中也是我所遇過的老師當中最具有幽默感且不可多得的一位好老師。

(6)

Acknowledge

再來，所要感謝的就是我的同學、學長與學弟；我的好同學明志，認識他快十年了那份感情當然是不言可喻的，而學敏、宗憲、嘉豪和你們一起為了課業而打拼的那份情誼也是讓我永遠無法忘懷的，還有昭陽，在我第一次下線時你的鼎力相助也讓我點滴在心頭，此外我明新的學長現在的同學光慶(我想我還是叫你Steven比較習慣)，在他身上我獲知到許多業界的動態與新知並學習到許多作事的態度與作人的道理，還有我們的準爸爸佳清也就是Sean，他是最常出現在通訊實驗室的在職生了，在他身上我學到了不只是一個工程師解決問題的方法，在他身上我更看到了原來人生是相當多采多滋的端看你站在什麼角度去面對它，還有黃新與家詮的陪伴也是讓我印象相當深刻的；此外還有士慶、小葉、鋒哥與楊公學長，我想我的論文能夠如期的完成，你們諸位是相當重要的一大功臣，接下來，我要感謝的就是我最可愛的學弟，包括：繼中、惠升、淵鍊、俊貴、翊軒以及常常會陪著我熬夜的家鈞、昱椉、爾亮有你們這一年來的陪伴，我真的覺得很高興、很幸福。

我想這一路走來所要感謝的人實在是太多太多了，不過提筆至此，最後，我想我所要感謝的還是我的家人，一路上走來有風有雨，有歡喜有悲傷，當我遇到困難與挫折時，你們都能夠一直默默的陪伴在我的身旁，給予我關愛和包容，你們的支持與鼓勵是我精神上最大的支柱，由衷的感謝你們，如果這算是點小小的榮耀，我願將這一切與你們分享。

柏成(rober) 通訊實驗室親筆

#2004 / 06 / 17#

(7)

CONTENTS

♦ 中文摘要

♦ Abstract

♦ 誌謝

♦ 論文目錄

♦ 圖目錄

♦ 表目錄第一章緒論

1.1 研究動機………1-1 1.2 IEEE 802.11a 與 HiperLan/2 射頻系統之比較 ……1-4

1.2.1 IEEE 802.11a 射頻規範 ………1-4 1.2.1.1 IEEE 802.11a 發射頻率與輸出功率 ………1-4 1.2.1.2 IEEE 802.11a 調變特性與傳輸速率 ………1-4 1.2.1.3 IEEE 802.11a 發射頻譜限制 ………1-7

1.2.1.4 IEEE 802.11a 接收機靈敏度、相鄰頻道拒斥值與間隔

相鄰頻道拒力………1-7 1.2.1.5 IEEE 802.11a 接收機最大輸入功率 ………1-8 1.2.2 HiperLAN/2 射頻規範………1-8 1.2.2.1 HiperLAN/2 發射頻率與輸出功率 ………1-8 1.2.2.2 HiperLAN/2 調變特性與傳輸速率 ………1-8 1.2.2.3 HiperLAN/2 發射頻譜限制 ………1-9 1.2.2.4 HiperLAN/2 接收機靈敏度、相鄰頻道拒斥值 …………1-9 1.2.2.5 HiperLAN/2 接收機靈最大輸入功率 ………1-9

1.3 研究背景 ………1-10

1.4 各章提要 ………1-12

(8)

CONTENTS

第二章接收機系統架構與規格訂定

2.1 系統簡介………2-1 2.2 接收機系統架構………2-1

2.2.1 超外差式接收器(Super-Heterodyne Receiver) …………2-1 2.2.2 雙降頻式超外差接收器(Double Down-Conversion

Super-Heterodyne Receiver)………2-3 2.2.3 直接降頻接收器(Direct-Conversion Receiver)…………2-4

2.3 系統規格訂定………2-9

2.3.1 散射參數(Scattering Factor，S parameter) ………2-9 2.3.2 增益及穩定度(Gain and Stability) ………2-10 2.3.3 非線性效應 ………2-12 2.3.2.1 諧波失真(Harmonic Distortion)………2-12 2.3.2.2 增益壓縮點(Gain Compression)………2-13 2.3.2.3 交互調變(Intermodulation)………2-14

第三章高頻電路的設計考量

3.1 設計流程………3-1 3.2 雜訊考量………3-2

3.2.1 電晶體內所產生雜訊………3-2 3.2.1.1 熱雜訊(Thermal Noise)………3-2 3.2.1.2 閃爍雜訊(Flicker Noise) ………3-4 3.2.2 電阻內所產生雜訊………3-6 3.2.3 雜訊指數………3-7

(9)

CONTENTS

3.3 佈局考量………3-9

3.3.1 被動與主動元件之介紹………3-9 3.3.1.1 電容模型(MIM Capacitor Model)………3-9 3.3.1.2 電阻模型(Resistor Model) ………3-11 3.3.1.3 電感模型(Spiral Inductor Model) ………3-12 3.3.1.4 電晶體模型(RF-MOS Model)………3-15 3.3.1.5 銲墊模型(Bonding PADs Model) ………3-16 3.3.2 電路佈局需注意事項 ………3-20

3.3.2.1 元件的置放與走線(Placement and Routing) ………3-20 3.3.2.2 元件的仿製物與保護環(Dummy and Guard-Ring) ……3-25 3.3.2.3 是否在晶片裡加入旁路(Bypass)電容 ………3-27 3.3.2.4 triple-well 與 twins-well 畫法之比較 ………3-27 3.3.2.5 電源與接地端點的問題………3-28 3.3.2.6 類比與數位電路擺設的區分………3-29

3.4 佈局驗證 ………3-30

3.4.1 佈局驗證補充 ………3-30

第四章可變增益低雜訊放大器之設計與實現

4.1 前言………4-1 4.2 架構簡介………4-2

4.2.1 架構介紹………4-2 4.2.2 架構比較………4-3

4.3 設計流程………4-5

4.3.1 低雜訊放大器設計方式………4-5 4.3.1.1 設計步驟 ………4-6 4.3.1.2 模擬結果 ………4-12

(10)

CONTENTS

4.3.2 可變增益低雜訊放大器設計方式 ………4-13 4.3.2.1 架構比較………4-13 4.3.2.2 架構簡介………4-14 4.3.2.3 設計流程………4-15 4.3.2.4 模擬結果………4-21 4.3.2.5 預計規格列表………4-33

第五章量測結果

5.1 後端考量………5-1

5.1.1 製程偏移考量………5-1 5.1.2 溫度偏移考量 ………5-11 5.1.3 佈局寄生效應考量 ………5-18

5.2 測試考量 ………5-19

5.2.1 測試環境 ………5-20 5.2.2 測試方式 ………5-26

5.3 測試結果 ………5-27

第六章結論與未來工作

6.1 結論………6-1 6.2 未來工作………6-1

♦ 參考文獻

(11)

List of Figures

圖 1.1 IEEE 802.11a 與 HiperLAN2 頻譜配置圖 1-3 圖 1.2 IEEE 802.11a 載波頻道及其功率規定示意圖 1-4 圖 1.3 OFDM 信號頻譜圖 1-5 圖 1.4 OFDM 信號時域簡圖 1-5 圖 1.5 傳統 FDM 信號與 OFDM 信號頻譜效益之比較圖 1-5 圖 1.6 副載波在頻道上的分佈位置圖 1-6 圖 1.7 副載波在頻道上分佈的頻譜圖 1-6 圖 1.8 發射頻譜的限制圖 1-7 圖 1.9 相鄰頻道拒斥值的定義圖 1-8 圖 1.10 HiperLAN/2 的戴波頻道及其功率規定圖 1-8 圖 1.11 應用於 IEEE 802.11a WLAN 接收機架構之示意圖 1-10 圖 1.12 IEEE 802.11a WLAN U-NII band 之頻譜圖 1-11 圖 2.1 超外差式接收器之基本架構圖 2-2 圖 2.2 雙降頻式超外差接收器之基本架構圖 2-3 圖 2.3 直接降頻接收器之基本架構圖 2-5 圖 2.4 本地振盪器造成之自我混波示意圖 2-6 圖 2.5 二次諧波失真示意圖 2-7 圖 2.6 2-Port 的散射參數示意圖 2-9 圖 2.7 S₁₁與S₂₁散射參數示意圖 2-10 圖 2.8 S₂₂與S₁₂散射參數示意圖 2-10 圖 2.9 Stability of two-port network 示意圖 2-11 圖 2.10 非線性放大器輸入與輸出之頻譜示意圖 2-13 圖 2.11 1dB 增益壓縮點示意圖 2-13 圖 2.12 三階非線性現象示意圖 2-14 圖 2.13 三階截斷點(IP3)示意圖 2-14 圖 3.1 高頻電路的設計流程 3-1 圖 3.2 MOSFET 的等效雜訊模型圖 3-3 圖 3.3 氧化層與矽基板的不連續鍵結示意圖 3-5 圖 3.4 閃爍雜訊頻譜圖 3-5 圖 3.5 閃爍雜訊與熱雜訊頻譜圖 3-6 圖 3.6 電阻的熱雜訊模型圖 3-6 圖 3.7 熱雜訊電阻計算網路示意圖 3-7 圖 3.8 放大器的雜訊模型圖 3-8 圖 3.9 N 級雜訊指數的串接模型示意圖 3-8 圖 3.10 雜訊指數在接收機的串接示意圖 3-8 圖 3.11 TSMC MIM 電容結構示意圖 3-10 圖 3.12 TSMC MIM 電容內部等效電路示意圖 3-11

(12)

List of Figures

圖 3.13 TSMC Poly 電阻結構示意圖 3-12 圖 3.14 TSMC Poly 電阻內部等效電路示意圖 3-12 圖 3.15 TSMC Poly 電阻內部等效電路示意圖 3-13 圖 3.16 TSMC 螺旋電感內部等效電路示意圖 3-13 圖 3.17 指插狀電晶體之示意圖 3-15 圖 3.18 TSMC 所提供之 RF-MOS 示意圖 3-16 圖 3.19 TSMC RF 電晶體內部等效電路示意圖 3-16 圖 3.20 TSMC 所提供之 PAD 示意圖 3-17 圖 3.21 TSMC 銲墊( Bonding PADs )內部等效電路示意圖 3-18 圖 3.22 On-Wafer 量測的銲墊( Bonding PADs )擺放示意圖 3-19 圖 3.23 On PCB board 量測的銲墊( Bonding PADs )擺放示意圖 3-19 圖 3.24 TSMC 金屬密度示意圖 3-21 圖 3.25 金屬線所造成之信號延遲示意圖 3-21 圖 3.26 信號間產生串音現象之示意圖 3-22 圖 3.27 導線間的跨接示意圖 3-22 圖 3.28 導線的彎角示意圖 3-23 圖 3.29 導線進入電晶體(MOS)之示意圖 3-23 圖 3.30 導線佈局示意圖之示意圖 3-24 圖 3.31 電感間擺設之示意圖 3-24 圖 3.32 元件的仿製物(Dummy)示意圖 3-25 圖 3.33 電阻的仿製物(Dummy)短路示意圖 3-26 圖 3.34 元件(電容)的保護環(Guard-Ring)示意圖 3-26 圖 3.35 理想與實際之端點比較示意圖 3-27 圖 3.36 Triple-well 掺雜示意圖 3-28 圖 3.37 時脈(clock)訊號的走線示意圖 3-29 圖 3.38 電路粹取過程示意圖 3-31 圖 3.39 LPE 元件粹取示意圖 3-31 圖 4.1 低雜訊放大器輸入/輸出匹配示意圖 4-1 圖 4.2 四種常見的放大器電路架構ㄒ 4-2 圖 4.3 源極電感回授電路之小訊號示意圖 4-3 圖 4.4 共源疊接放大器電路圖 4-4 圖 4.5 低雜訊放大器電路示意圖 4-5 圖 4.6 低雜訊放大器設計流程圖 4-6 圖 4.7 NF、P_D與W_OPT之間的關係圖 4-7 圖 4.8 低雜訊放大器設計流程圖(偏壓電路) 4-8 圖 4.9 低雜訊放大器設計流程圖(穩定電路) 4-9 圖 4.10 源極電感衰減電路架構圖 4-9

(13)

List of Figures

圖 4.11 輸入端阻抗匹配的小訊號等效電路 4-10 圖 4.12 低雜訊放大器(Low Noise Amplifier，LNA)電路完整示意圖 4-11 圖 4.13 低雜訊放大器 S 參數模擬圖 4-12 圖 4.14 低雜訊放大器雜訊指數與穩定度之模擬圖 4-12 圖 4.15 傳統 VGLNA 設計架構 4-13 圖 4.16 共源疊接放大器架構圖 4-14 圖 4.17 整體電路結構區分圖 4-15 圖 4.18 可變增益低雜訊放大器電路架構(步驟 1.) 4-15 圖 4.19 可變增益低雜訊放大器電路架構(步驟 2.) 4-16 圖 4.20 可變增益低雜訊放大器電路架構(步驟 3.) 4-17 圖 4.21 可變增益低雜訊放大器電路架構(步驟 4.) 4-18 圖 4.22 輸入匹配電路於史密斯圖上之匹配示意圖 4-19 圖 4.23 輸入匹配電路於史密斯圖上之匹配示意圖(final) 4-20 圖 4.24 完整可變增益低雜訊放大器電路架構 4-20 圖 4.25 可變增益低雜訊放大器 S 參數模擬圖(H) 4-21 圖 4.26 可變增益低雜訊放大器雜訊指數模擬圖(H) 4-21 圖 4.27 可變增益低雜訊放大器穩定參數模擬圖(H) 4-22 圖 4.28 可變增益低雜訊放大器 IP1dB 模擬圖(H) 4-22 圖 4.29 可變增益低雜訊放大器 IMD 模擬圖(H) 4-23 圖 4.30 可變增益低雜訊放大器 S 參數模擬圖(M) 4-24 圖 4.31 可變增益低雜訊放大器雜訊指數模擬圖(M) 4-24 圖 4.32 可變增益低雜訊放大器穩定參數模擬圖(M) 4-25 圖 4.33 可變增益低雜訊放大器 IP1dB 模擬圖(M) 4-25 圖 4.34 可變增益低雜訊放大器 IMD 模擬圖(M) 4-26 圖 4.35 可變增益低雜訊放大器 S 參數模擬圖(L) 4-27 圖 4.36 可變增益低雜訊放大器雜訊指數模擬圖(L) 4-27 圖 4.37 可變增益低雜訊放大器穩定參數模擬圖(L) 4-28 圖 4.38 可變增益低雜訊放大器 IP1dB 模擬圖(L) 4-28 圖 4.39 可變增益低雜訊放大器 IMD 模擬圖(L) 4-29 圖 4.40 TSMC 電感之等效輸入阻抗圖 4-30 圖 4.41 TSMC 電感之品質因數示意圖 4-30 圖 5.1 可變增益低雜訊放大器 S 參數、雜訊指數與穩定度

之模擬圖(H) [Typical/Typical] 5-2 圖 5.2 可變增益低雜訊放大器 IP1dB 與 IMD 模擬圖(H)

[Typical/Typical] 5-2 圖 5.3 可變增益低雜訊放大器 S 參數、雜訊指數與穩定度

之模擬圖(M) [Typical/Typical] 5-3

(14)

List of Figures

圖 5.4 可變增益低雜訊放大器 IP1dB 與 IMD 模擬圖(M)

之模擬圖(L) [Typical/Typical] 5-4 圖 5.6 可變增益低雜訊放大器 IP1dB 與 IMD 模擬圖(L)

之模擬圖(H) [Fast/Fast] 5-5 圖 5.8 可變增益低雜訊放大器 IP1dB 與 IMD 模擬圖(H)

[Fast/Fast] 5-5 圖 5.9 可變增益低雜訊放大器 S 參數、雜訊指數與穩定度

之模擬圖(M) [Fast/Fast] 5-6 圖 5.10 可變增益低雜訊放大器 IP1dB 與 IMD 模擬圖(M)

之模擬圖(L) [Fast/Fast] 5-7 圖 5.12 可變增益低雜訊放大器 IP1dB 與 IMD 模擬圖(L)

之模擬圖(H) [Slow/Slow] 5-8 圖 5.14 可變增益低雜訊放大器 IP1dB 與 IMD 模擬圖(H)

[Slow/Slow] 5-8 圖 5.15 可變增益低雜訊放大器 S 參數、雜訊指數與穩定度

之模擬圖(M) [Slow/Slow] 5-9 圖 5.16 可變增益低雜訊放大器 IP1dB 與 IMD 模擬圖(M)

之模擬圖(L) [Slow/Slow] 5-10 圖 5.18 可變增益低雜訊放大器 IP1dB 與 IMD 模擬圖(L)

之模擬圖(H) [0⁰C] 5-12 圖 5.20 可變增益低雜訊放大器IP1dB與IMD模擬圖(L) [0⁰C] 5-12 圖 5.21 可變增益低雜訊放大器 S 參數、雜訊指數與穩定度

之模擬圖(M) [0⁰C] 5-13 圖 5.22 可變增益低雜訊放大器IP1dB與IMD模擬圖(M) [0⁰C] 5-13 圖 5.23 可變增益低雜訊放大器 S 參數、雜訊指數與穩定度

(15)

List of Figures

之模擬圖(L) [0⁰C] 5-14 圖 5.24 可變增益低雜訊放大器IP1dB與IMD模擬圖(L) [0⁰C] 5-14 圖 5.25 可變增益低雜訊放大器 S 參數、雜訊指數與穩定度

之模擬圖(H) [30⁰C] 5-15 圖 5.26 可變增益低雜訊放大器IP1dB與IMD模擬圖(H) [30⁰C] 5-15 圖 5.27 可變增益低雜訊放大器 S 參數、雜訊指數與穩定度

之模擬圖(M) [30⁰C] 5-16 圖 5.28 可變增益低雜訊放大器IP1dB與IMD模擬圖(M) [30⁰C] 5-16 圖 5.29 可變增益低雜訊放大器 S 參數、雜訊指數與穩定度

之模擬圖(L) [30⁰C] 5-17 圖 5.30 可變增益低雜訊放大器IP1dB與IMD模擬圖(L) [30⁰C] 5-17 圖 5.31 完整可變增益低雜訊放大器電路架構圖 5-18 圖 5.32 本論文可變增益低雜訊放大器 ( VGLNA )

的 Layout 示意圖 5-19 圖 5.33 本論文可變增益低雜訊放大器 ( VGLNA ) 的電路示意圖 5-19 圖 5.34 低雜訊放大器 On-wafer 量測示意圖 5-20 圖 5.35 低雜訊放大器 On-board 量測示意圖 5-20 圖 5.36 Chip 於 PCB Board 上之置放示意圖 5-21 圖 5.37 考量 PAD 和 Bond Wire 效應的 VGLNA 電路模擬圖 5-22 圖 5.38 可變增益低雜訊放大器 S 參數、雜訊指數與穩定度

之模擬圖(H) [考量銲墊以及鎊線效應] 5-22 圖 5.39 可變增益低雜訊放大器 IP1dB 與 IMD 模擬圖(H)

[考量銲墊以及鎊線效應] 5-22 圖 5.40 可變增益低雜訊放大器 S 參數、雜訊指數與穩定度

之模擬圖(M) [考量銲墊以及鎊線效應] 5-23 圖 5.41 可變增益低雜訊放大器 IP1dB 與 IMD 模擬圖(M)

[考量銲墊以及鎊線效應] 5-23 圖 5.42 可變增益低雜訊放大器 S 參數、雜訊指數與穩定度

之模擬圖(L)[考量銲墊以及鎊線效應] 5-24 圖 5.43 可變增益低雜訊放大器 IP1dB 與 IMD 模擬圖(L)

[考量銲墊以及鎊線效應] 5-24 圖 5.44 S 參數 PCB Board 量測示意圖 5-25 圖 5.45 P1dB PCB Board 量測示意圖 5-25 圖 5.46 IP3 PCB Board 量測示意圖 5-26 圖 5.47 PCB Board 量測方式的示意圖 5-26

(16)

List of Tables

表 1.1 各類高頻系統之特色比較表 1-1 表 1.2 IEEE 802.11a 射頻接收相關規範 1-2 表 1.4 IEEE 802.11a 資料傳輸率與調變方法的關係表 1-6 表 1.5 HiperLAN/2 資料傳輸率與調變方法的關係表 1-9 表 1.6 IEEE 802.11a 射頻接收相關規範表 1-9 表 3.1 TSMC 螺旋電感可用數值表 3-14 表 4.1 LNA 應用於直接降頻接收器之預計規格表 4-6 表 4.2 RFIC 設計時被動元件選用之效能列表 4-30 表 4.3 本論文 5-GHz U-NII band VGLNA 與其他同學設計

之模擬特性與比較 4-31 表 4.4 本論文 5-GHz U-NII band 設計預計規格列表 4-32 表 4.5 本論文 5-GHz U-NII band 設計模擬特性表 4-33 表 5.1 製程偏移量比較表 5-11 表 5.2 溫度偏移量比較表 5-18 表 5.3 本論文 5-GHz U-NII band VGLNA 設計模擬特性表

(考慮 PAD , Bond Wire) 5-25

(17)

CHAPTER 1 INTRODUCTION

第一章緒論

1.1 研究動機

隨著科技時代的進步與交通工具的發達，人類活動的範圍由原來所居住的地區、國家、進而遍佈至全世界的各個角落，因此在『網際網路』方面的相關發展也呈現一日千里的態勢；為了解決人們能夠在任何地區不受有線傳輸設備有否架設的影響，而能夠恣意的相互通訊並自由的進行資料之傳遞，因此無線通訊與傳輸的發展與研究也因應而生，而拜此之賜，其應用在許多不同通訊協定如下表 1.1[1]所示與不同規格的相關產品也不斷的在推陳出新，舉凡無國界的行動衛星通訊、各大洲間之個人通訊系統與應用在區域性的無線區域網路( Wireless Local Network，WLAN )、藍芽無線( Bluetooth )…等。

Standard GSM PDC IMT2000 Bluetooth Wireless 1394

IEEE 802.11a

IEEE 802.11b

Frequency (GHz)

0.9/1.8/1.9 0.8/1.4 1.9-2.1 2.4 5.2 5.2 2.4

Data rate (Mbps)

0.27 0.042 1.92 1 70 54 11

Access Method

TDMA TDMA CDMA TDMA TDMA CSMA/

CA

CSMA/

CA

Modulation GMSK QPSK QPSK GFSK BPSK QPSK 16/64 QAM

BPSK QPSK 16/64 QAM

CCK BPSK QPSK

Tx. Power (mW)

2000 800 250 1/100 -- 40 100

Rx. Sense (dBm)

-108 -100 -116 -70 -- -82 -80

表 1.1 各類高頻系統之特色比較表

(18)

目前無線區域網路大多使用在2.4GHz 的 ISM 頻帶，其主要包括 IEEE 802.11b[1]以及藍芽無線(Bluetooth)，其中 IEEE 802.11b 之傳輸速率最高可達11 Mbps，但隨著語音、數據及影像傳輸的需求與日俱增，因此資料的傳輸率必須更有效的增加。為了因應未來高速無線區域網路的應用，IEEE ( Institute of Electrical and Electronic Engineers )訂了新一代的無線區域網路 ( WLAN ) 802.11a Standard，此規範是採用 5GHz 的頻段、使用正交分頻多工OFDM ( Orthogonal Frequency Division Multiplexing )的傳輸技術，其傳輸速率由6Mbps ~54Mbps，最快的速率較 802.11b 快約 5 倍。

美國聯邦通訊委員會( FCC )於 WLAN IEEE 802. 11a 5GHz 的 U-NII ( Unlicensed National Information Infrastructure ) band 開放了低、中、高三個頻段來供使用，圖1.1 中所顯示示為 FCC 所制定的免授權頻帶範圍，

在低頻與中頻帶200MHz 的頻率範圍裡，可以容納 8 個 20MHz 頻寬的通道，高頻帶的100MHz 的頻帶裡，可以容納 4 個 20MHz 頻寬的通道，每個頻道內有52 個副載波，48 個副載波負責資料的傳送，4 個副載波負責同步資訊與傳輸頻率的參考點，每個副載波的間隔為0.3125MHz，而調變的方式依據資料速度的不同而有所分別，表1.2 與表 1.3 分別列出 IEEE 802.11 a[1]所定義的一些相關規範。

Data Rate(Mpbs) Minimum Sensitivity (dBm)

Adjacent Channel Rejection (dB)

Alternate Adjacent Channel Rejection (dB)

6 -82 16 32

9 -81 15 31

12 -79 13 29

18 -77 11 27

24 -74 8 24

36 -70 4 20

48 -66 0 16

54 -65 -1 15

表 1.2 IEEE 802.11a 射頻接收相關規範表

(19)

圖 1.1 IEEE 802.11a 與 HiperLAN2 頻譜配置圖

HiperLAN2 與 IEEE 802.11 a 在規格上十分類似，同樣使用 5GHz 頻段、OFDM 技術、傳輸速率 54Mbps，不過 HiperLAN2 是由 ETSI ( European Telecommunications Standard Institute )所發展出來的，HiperLAN2 雖然和 IEEE 802.11 系列協定規格相似，然而兩者所使用的媒介存取控制協定 (MAC)卻相差甚多。

◎Maximum input level = -30dBm

Modulation Coding Rate(R)

Nominal bit Rate (Mb/s)

Coded bits per Subcarrier

Coded bits per OFDM symbol

Data bits per OFDM symbol

BPSK 1/2 6 1 48 24

BPSK 3/4 9 1 48 36

QPSK 1/2 12 2 96 48

QPSK 3/4 18 2 96 72

16-QAM (only H/2)

9/16 27 4 192 108

16-QAM (only IEEE)

1/2 24 4 192 96

16-QAM 3/4 36 4 192 144

64-QAM (only IEEE)

2/3 48 6 288 192

64-QAM 3/4 54 6 288 216

表 1.3 IEEE 802.11a 與 HiperLAN2 速度與調變參數對照表

(20)

1.2 IEEE 802.11a 與 HiperLan/2 射頻系統之比較

1.2.1 IEEE 802.11a射頻規範

1.2.1.1 IEEE 802.11a 發射頻率與輸出功率

如下圖1.1 所示為射頻載波頻道及功率的規定，分成低、中、高三個頻帶，頻帶內的每個頻道寬皆為20 MHz。低頻帶為5150-5250 MHz，有4 個頻道中心頻率依序為5.18 GHz、5.20 GHz、5.22 GHz、5.24 GHz，其發射功率最大為40 mW(16 dBm)。中頻帶為5250-5350 MHz，有4個頻道，中心頻率依序為5.26 GHz、5.28 GHz、5.30 GHz、5.32 GHz，其發射功率最大為200 mW (23 dBm)。高頻帶為5725-5825 MHz，有4 個頻道，中心頻率依序為5.745 GHz、5.765 GHz、5.785GHz、5.805 GHz，其發射功率最大為800 mW (29 dBm)。

圖1.2 IEEE 802.11a載波頻道及其功率規定示意圖

1.2.1.2 IEEE 802.11a 調變特性與傳輸速率

在IEEE 802.11 a此系統當中其調變技術為使用頻率正交分頻多工技術 (orthogonal frequency division multiplexing； OFDM)，所謂的OFDM調變是將所要傳送的高速度之資料分成N個較低速度之資料串，同時以N個副載波 (Subcarriers)傳送；由於副載波傳送的資料串速度較低，以時域來看，相對的符元(Symbol)時間長度增加了，因此在多重路徑傳輸環境之下，對相同的延遲時間( Delay Spread )而言，每個符元都將只有一小部份受到際碼干擾：(ISI: Intersymbol Interference)效應的影響，且符號加上防護時間(Guard Time)，所以ISI 幾乎完全消除。而在各個副載波之間，利用在頻譜上的安排，使各個副載波在時間上具有正交性(Orthogonality)，以消除各個副載波之間的干擾，由式(1.1)的數學式可知，當每個副載波之頻譜間距為1/ f = T 的倍數時，其在時間上是具有正交之特性。

(21)

0 dt ) t ) f f ( 2 COS(

* ) t f 2

COS( 1

0

1 + +∆ =

∫

^π ^θ ^π

T (1.1)

圖1.3 所示為OFDM 信號頻譜，各個副載波相距Uf =1/T，因此各個副載波信號在頻域上是雖然是重疊的，但是在時域上是正交的，如圖1.4 所示，因此不會互相干擾，且因在頻域上是重疊的關係，其頻譜效益比傳統分頻多工系統(FDM)相對上可提高幾乎達一倍以上，圖1.5所示為傳統FDM 信號與OFDM 信號頻譜效益之比較。OFDM 技術的另一項優點為具有對抗窄頻干擾的特性，由於OFDM 系統將信號同時載在多個副載波上，所以當傳送通道有窄頻干擾時，只影響到少數的副載波，對整體OFDM 信號而言，並不會有太大之影響。

圖1.3 OFDM 信號頻譜圖

圖 1.4 OFDM 信號時域簡圖

(a) 傳統分頻多工信號頻譜分佈

(b) 正交分頻多工信號頻譜分佈

圖 1.5 傳統 FDM 信號與 OFDM 信號頻譜效益之比較圖

(22)

IEEE802.11a 中，每個頻道由52 個副載波組成，其中48 個副載波負責資料的傳送(Data subcarrier)；4 個副載波負責同步資訊與傳輸頻率的參考點(Pilot subcarrier)，每個副載波的間隔為312.5 kHz，圖1.6 所示為52 個副載波分佈的位置，其中在DC 的地方沒有放置副載波，如此可以避免在直接轉換架構中直流偏移的問題，且可減少D/A 和A/D 轉換時直流位準設計的困難度。圖1.7所示為副載波在頻道上所展現的頻譜圖。

圖 1.6 副載波在頻道上的分佈位置圖

20MHz

圖 1.7 副載波在頻道上分佈的頻譜圖

調變方法依資料傳輸率的不同而不同，其資料傳輸率從低到高依序為 6Mbps、9 Mbps、12 Mbps、18 Mbps、24 Mbps、36 Mbps、48 Mbps、54 Mbps。

調變方法如表1.4所示：

Data Rate(Mbits/s) Modulation Data Rate(Mbits/s) Modulation

6 BPSK 24 16-QAM

9 BPSK 36 16-QAM

12 QPSK 48 64-QAM

18 QPSK 54 64-QAM

表 1.4 IEEE 802.11a 資料傳輸率與調變方法的關係表

(23)

CHAPTER 1 INTRODUCTION 1.2.1.3 IEEE 802.11a 發射頻譜限制

如下圖1.8所示為發射端頻譜的限制，而其量測條件在RBW(Resolution Bandwidth )為100 kHz，VBW(Video Bandwidth)為30 kHz 時，離中心頻率左右各9 MHz 之內，功率頻譜差為0 dBr，在離中心頻率左右各11 MHz、

10 MHz、15 MHz 處功率頻譜和中心頻率處的功率差要小於20 dBr、28 dBr、40 dBr。且中心頻率最大容忍誤差要小於±20 ppm。

z using 100KHz RBW and 30KHz VBW

z The transmitted bandwidth shall have not exceeding 18MHz

圖 1.8 發射頻譜的限制圖

1.2.1.4 IEEE 802.11a接收機靈敏度、相鄰頻道拒斥值與間隔相鄰頻道拒力當射頻接收模組在傳送1000bytes的PSDU( PHY Sublayer Services Data Units )，且接收機在10dB 的雜訊指數(Noise Figure)加上5dB的硬體實現預算( Implemen-tation margins )條件下，在輸入功率為靈敏度(Sensitivity)時，

PER(Packet Error Rate)必須小於10%。靈敏度隨傳輸速率訂為-82 dBm至-65 dBm。

相鄰頻道拒斥值(Adjacent Channel Rejection)在PER小於10%條件下，

亦隨傳輸速率由16 dB 變為-1 dB。間隔相鄰頻道拒斥力(Alternate Adjacent Channel Rejection) )在PER 小於10%條件下，亦隨傳輸速率由32 dB 變為15 dB。圖1.9 所示為可接受的相鄰頻道功率干擾及間隔相鄰頻道功率干擾，

當所要通道功率大於靈敏度3dBm，相鄰通道干擾功率為-63dBm 時，這時所要通道的PER測試必須小於10%；而當所要通道功率大於靈敏度3dBm，

且間隔相鄰通道干擾功率為-47dBm 時，這時所要通道的PER 測試也必須小於10%。

(24)

Sensitivity+3dB

Desired Signal Non-adjacent Channel 圖1.9 相鄰頻道拒斥值的定義圖

1.2.1.5 IEEE 802.11a 接收機最大輸入功率

當天線接收到平均功率為-30 dBm 時，PER 測試必須小於10%。

1.2.2 HiperLAN/2 射頻規範

1.2.2.1 HiperLAN/2發射頻率與輸出功率

如圖1.10所示，射頻載波分為5150-5350 MHz 和5470-5725 MHz 兩個頻段。5150-5350 MHz 頻段分成8 個頻道，每個頻道20 MHz 頻寬，中心頻率依序為5.18GHz、5.20 GHz、5.22 GHz、5.24 GHz、5.26 GHz、5.28 GHz、

5.30 GHz、5.32 GHz，平均發射功率最大為 200 mW(23 dBm)。5470~5725 MHz頻段分成11 個頻道，中心頻率依序為5.50 GHz、5.52 GHz、5.54 GHz、

5.56 GHz、5.58 GHz、5.60 GHz、5.62 GHz、5.64 GHz、5.66 GHz、5.68 GHz、

5.70 GHz，每個頻道20 MHz 頻寬，發射功率除了第11 個頻道最大為200 mW之外，第1 至第10 頻道的發射功率最大皆為1 W (30 dBm)。

圖1.10 HiperLAN/2的戴波頻道及其功率規定圖

1.2.2.2 HiperLAN/2調變特性與傳輸速率

調變技術也使用OFDM 技術，調變方法依資料傳輸率的不同而不同，

其資調變技術也使用OFDM 技術，調變方法依資料傳輸率的不同而不同，其資料傳輸率從低到高依序為6 Mbps、9 Mbps、12 Mbps、18 Mbps、

27 Mbps、36Mbps、54 Mbps。調變方法如表 1.5 所示。

(25)

Data Rate(Mbits/s) Modulation Data Rate(Mbits/s) Modulation

6 BPSK 27 16-QAM

9 BPSK 36 16-QAM

12 QPSK 54 64-QAM

18 QPSK -- --

表 1.5 HiperLAN/2 資料傳輸率與調變方法的關係表

1.2.2.3 HiperLAN/2發射頻譜限制

頻譜限制與IEEE802.11a相同，只有量測條件的RBW 不同，為1MHz，

中心頻率最大容忍誤差也要小於±20 ppm。

1.2.2.4 HiperLAN/2接收機靈敏度、相鄰頻道拒斥值

以下均在PER 小於10%的條件下之規定，接收機靈敏度視傳輸速率訂為-85dBm 至-68 dBm。相鄰頻道拒斥亦從21 dB 變為4 dB，間隔相鄰頻道拒斥力亦隨之由40 dB 變為23 dB，如表1.6 所示。

表 1.6 IEEE 802.11a 射頻接收相關規範表 Data Rate(Mpbs) Minimum

Sensitivity (dBm)

Adjacent Channel Rejection (dB)

Alternate Adjacent Channel Rejection (dB)

6 -82 16 32

9 -81 15 31

12 -79 13 29

18 -77 11 27

27 -74 8 24

36 -70 4 20

54 -66 0 16

1.2.2.5 HiperLAN/2 接收機靈最大輸入功率

接收機最大輸入功率分成-20 dBm 和-30 dBm 兩級，且在最大輸入功率條件下，PER 測試必須小於10%。

(26)

1.3 研究背景

在傳統的無線(WLAN)或高頻(RF)通訊系統的電路設計上，特別是在射頻前端電路( RF front end，RFE)，決大部分都是採用 GaAs MESFET 或 Bipolar 的製程為主，主要是因為其在高頻時都有較不錯的特性、且雜訊低的優點。

無線通訊系統若以工作的頻率大致可以分成三個主要的系統方塊，分別是射頻(RF)，中頻(IF)以及基頻( Base Band )。而基頻和中頻的部分由於工作頻率較低，且可以用數位的方式來製作，所以很適合以CMOS 來實現，但RF 部分由於頻率的限制、阻抗匹配以及設計上的需要，較不易以 CMOS 來實現。不過近年來由於 CMOS 製程的發展與進步，CMOS 在元件的特性上已可以達到高頻電路的要求，而且CMOS 成本低、技術成熟，

使得射頻、中頻和基頻可以整合在同一顆晶片上，不但能達到省電、IC 面積小、單電壓易整合，且可大量的降低成本，並加速量產，因此和基頻電路相結合成為單系統晶片(System on chip：SOC)，此 CMOS RFIC 已成為無線通訊射頻模組的新趨勢。

圖 1.11 應用於 IEEE 802.11a WLAN 接收機架構之示意圖

IF LNA RF FILTER

VCO SYNTHESIZE

SAW

RF FILTER RF

FILTER

Diversity Antenna

Modulator Demodulator SystemController MIXER

SW PA

Controll Bus

M A C

B as eb an d I Q I Q

(27)

基本的超外差式接收機如圖1.11 所示，而在這些高頻通訊系統之中，

簡單的說，在接收端方面，訊號先從天線端(Antenna)接收進來，然後經過低雜訊放大器(Low Noise Amplifier，LNA)、濾波器(Filter)、混波器(Mixer)、

低中頻放大器(Low，IF band Amplifier，IF Amp)再將訊號輸入到訊號處理電路( Analog/Digital Converter，ADC)以轉成我們所需的資料訊息；而在發射端方面，我們只要將前述流程反向，然後將低雜訊放大器置換成功率放大器(Power Amplifier，PA)即可。

低雜訊放大器( Low Noise Amplifier，LNA)，通常放置於接收端電路的第一級，在我們評估一個放大電路的性能，由其是接收系統中的放大電路，通常以檢視其處理微弱訊號的能力，來作為判斷其性能優劣的主要依據。放大器處理小信號能力愈強，相對來說，就是抑制雜訊能力愈強，而抑制雜訊，則主要由第一級的電路所決定，由此可以顯示出低雜訊放大器在一個接收機中所扮演的角色是多麼的重要其中。

由前述討論可知，低雜訊放大器( Low Noise Amplifier，LNA)其性能的好壞將決定我們的訊號能否完整的提供給基頻做處理。在目前較新的無線系統上，可變增益的低雜訊放大器( Variable Gain Low Noise Amplifier，

VGLNA )更可以運用於訊號的處理上，使系統在不同的靈敏度之下，都能夠順利的透過可變增益的低雜訊放大器作放大，而不會飽和，進而提高系統整體的效能。因此，在本論文當中，我們針對了低雜訊與可變增益這兩個重點，作為主要功能訴求；所以順應射頻/微波積體電路( RF/MMIC )的發展趨勢，在本論文中我們研究設計了一個可以涵蓋5GHz U-NII 如圖 1.3 所示高、中、低三個頻帶的可變增益低雜訊放大器。

圖 1.12 IEEE 802.11a WLAN U-NII band 之頻譜圖

(28)

1.4 各章提要

在第一章當中，首先敘述研究動機，到底是基於什麼原因和理由，要來進行此項電路的設計，並針對不同的調變方式進行比較，進而決定所要使用且較適用的調變方式與頻帶範圍；而在5GHz 的頻帶 IEEE 802.11 a 與 HiperLAN/2 是兩個非常相近的調變方式與頻帶，因此接下來將針對這兩個通訊標準逐一的進行比較，包括：其發射頻率與輸出功率、調變特性與傳輸速率、發射頻譜限制、接收機靈敏度、相鄰頻道拒斥值與間隔相鄰頻道拒力與接收機靈最大輸入功率...等規範作一詳盡的比較，而之後再針對研究背景、使用之何種製程、設計性能的要求…等條件作一約略的敘述。

在第二章當中，針對無線通訊系統中的接收機部分，將一些較常使用到的架構作一簡單的敘述與比較；通道選擇性與訊號靈敏度是接收機效能考量的兩項重要因素，因此在選擇所要使用的接收機架構時，對於這兩項條件就必須要求非常的謹慎。而在接收機架構方面，一般較常使用的就是超外差接收機(super-heterodyne receiver)、直接降頻接收機(direct-conversion receiver)和低中頻接收機(low IF receiver)，後二者省略IF級與外接濾波器，

較適合高度整合成系統單晶片( System on a Chip：SoC )之設計。其彼此間各有優缺點，本章將討論超外差接收器與直接降頻接收器(尚有其他架構接收器本論文暫不討論)，並參考一般業界規格，規劃上述二種接收器中低雜訊放大器的預期規格；此外針對規格的定訂與參數的介紹也在此章節中陸續的作了說明。

在第三章當中，對於高頻電路的設計考量作了一個概括性的討論與介紹。首先對於一整合電路(Integration Circuit，IC)設計流程從開使進行電路設計一直到電路完成並進行下線，作了一圖形式的表示圖；之後，針對電晶體存在的各式各樣雜訊，例如：通道雜訊(channel noise)、誘發閘極雜訊 (Induced gate noise)、閘極電阻電壓雜訊(gate resistance voltage noise)、基版電阻和串連汲極/源極電阻造成的雜訊、閃爍雜訊(Flicker Noise)，從其雜訊模型以及電路與數學的表示示作了一詳細的討論與描述；接下來，定義雜訊指數(Noise Factor，NF)，以及串聯電路時的雜訊指數；而後，在電路佈局方面作了一非常詳盡的敘述，首先，介紹了各種主動、被動、銲墊(Bonding PADs)與鎊線(Bonding Wire)…等等元件的內部電路模型與佈局示意，作一個基本介紹與描述；然後，針對在進行電路佈局時一些常常會碰到且需要謹慎注意逐一作討論，例如：元件的置放與走線(Placement and Routing)、

走線的寬度、走線的長度、走線的連線、走線的轉角以及走線與元件的連接…等等在進行電路佈局時必須非常小心並注意的事項作一介紹；最後，

(29)

在佈局驗證方面將進行前端(Pre-sim)與後端(Post-sim)的驗證所會遭遇到的問題與解決方法作了一約略的陳述。

在第四章當中，開始對於此所設計的電路『可變增益的低雜訊放大器 ( Variable Gain Low Noise Amplifier，VGLNA )』作一詳盡的介紹與描述；

首先，在前言對於為什麼要進行此項研究，動機為何？製程的選擇是基於何種原因？…等等問題都作了詳述，以及在進行前、後匹配時為什麼是為 50Ω 的阻抗匹配的問也都作了些許說明；然後，在進行放大器設計時，必須先決定所要使用的放大器架構，在此，將四種較常見的架構作了比較並針對所選用的架構以及優、缺點作了詳細的介紹，而在決定好所要使用放大器的基本架構後，對於將其使用並改變為疊接(Cascode)型式的『源極電感衰退回授電路的疊接架構』也作了陳述；接下來，開始針對此電路的設計方式與設計流程作了一詳述，首先，先針對『低雜訊放大器(Low Noise Amplifier，LNA)』設計方式作一簡單的描述，使大家能先瞭解一基本的『低雜訊放大器(Low Noise Amplifier，LNA)』設計過程，之後，開始介紹『可變增益的低雜訊放大器( Variable Gain Low Noise Amplifier，VGLNA )』此電路的設計過程，首先先針對傳統的『可變增益的低雜訊放大器( Variable Gain Low Noise Amplifier，VGLNA)』與新型的電路作一比較，而後，針對設計流程的每一個過程分成了幾個步驟作敘述，接下來，是模擬結果、

電路比較以及預計的規格列表，都在此章節鐘作了非常詳細的說明。

在第五章當中，最主要是針對電路量測的部分進行討論；高頻電路在量測時必須要非常的小心與謹慎，因為其工作頻率較高，波長相對的也比較短，因此一段傳輸線，甚至一段鎊線(Bonding Wire)，對電路的整體效能都是影響甚鉅的，因此量測環境的設定是非常重要的一個環節，在此章節將針對此部分作一詳細的介紹。

在第六章當中，由於此一章節為最後的一個章節，因此在此章節當中將針對此個電路之未來改善方向作一討論；大約朝幾個大方向去思考，例如：電路性能的提升、電路架構與功能的改良與電路的整合…等等幾個方向去進行討論與敘述。

(30)

CHAPTER 2 The Architecture and Decide the Specifications

第二章接收機系統架構與規格訂定

2.1 系統簡介

無線通訊系統中，為因應各種不同需要與系統規範，必須在不同的頻段間進行無線電波的傳輸，故自由空間中往往存在許多頻率不同的電波訊號。此外，電波在自由空間的衰減量極大，且隨頻率增加，故想要從空間中眾多的訊號，接收所要的弱訊號，通道選擇性與訊號靈敏度是接收機效能考量的兩項重要因素。

接收機目前常用的幾種基本架構包括：超外差接收機(super-heterodyne receiver)、直接降頻接收機(direct-conversion receiver)和低中頻接收機(lowIF receiver)。後二者省略了IF級與外接濾波器，較適合高度整合成系統單晶片 ( System on a Chip：SoC )之設計。其彼此間各有優缺點，本章將討論超外差接收器與直接降頻接收器(尚有其他架構接收器本論文暫不討論)，並參考一般業界規格，規劃上述二種接收器中低雜訊放大器的預期規格。

2.2 接收機系統架構

2.2.1 超外差式接收器(Super-Heterodyne Receiver)

西元1918年，超外插接收機( Super-heterodyne receiver ) 架構由一科學家Armstrong提出之後，此一接收機架構對於系統設計者而言，著實影響深遠，時至今日此一架構仍有多種改良及應用，無論是在工業界抑或是學術界，適用於多種通訊協定之接收機的設計、實現；具有良好的選擇性以及靈敏度為其主要優點，其基本架構如圖2.1 所示，其工作原理如下：由天線(Antenna )接收到的射頻信號經過射頻前置濾波器( RF BPF )濾除射頻頻帶fRF週遭的雜訊，再串接至低雜訊放大器( LNA )放大所要之信號並抑止雜訊的干擾，然後再採用鏡像消除濾波器( Image Reject Filter )把鏡像訊號濾除，接著射頻訊號經由混頻器與本地振盪器所產生之本地振盪信號交互調變，與混頻器輸出端即可得到降頻後之中頻信號( Intermediate Frequency，

IF)，之後經頻道選擇濾波器(Channel Select Filter)選出需要的頻道訊號，然後再透過中頻放大器( IF Amplifier )放大信號輸出。中頻帶範圍的選擇攸關超外差接收器整體表現的良窳，中頻頻率必須高到足以使本地振盪器另一端的鏡像頻率能被鏡像頻率濾波器濾掉，否則鏡像頻率將經由混波器與本地振盪器移頻到中頻，產生個虛假的信號重疊在想要的頻道，造成信號的惡化。

(31)

超外差式接收器在中頻帶的濾波器能夠有效達到頻道選擇性與靈敏度的要求，且這種架構可直接把鏡像頻道排除於射頻帶通濾波器之外，只要設計的當便會有清晰的頻帶選擇性與對微小信號的高靈敏度。

圖2.1 超外差式接收器之基本架構圖

訊號在射頻頻帶傳輸時，若欲濾除頻帶外雜訊需利用具高品質因素 (Quality Factor，Q)的濾波器，但是高 Q 值的濾波器在實現上有其困難度，

且濾波電路通常會造成訊號功率的損耗。在超外差接收機架構之中，由於對接收訊號多次降頻，因此相對低也減輕了對於通道選擇濾波器Q 值的要求，而鏡像消除濾波電路通常在上利用被動元件實現，並以Off-Chip 的方式與電路銜接，但往往造成電路面積過於龐大的缺點，因此應用在系統單晶片有其在實現上的瓶頸存在；其次，由於外加鏡像消除濾波器，因此LNA 的輸出端需再設計50Ω的阻抗匹配(Impedance Matching)電路，間接影響 LNA 的增益，NF，穩定度及消耗的功率在設計時的取捨；再者，因為濾波電路皆在設計時就納入考量，因此其通帶頻寬及中心頻率皆為常數，無法再加以變更，若是接收機欲使用於多種通訊協定下操作，則需針對每種協定設計不同的訊號處理路徑以及相對映之濾波器，在成本及能量的考量，皆損耗甚鉅；以下我們將此超外差接收機架構之優、缺點逐一列出，

並作一簡單之比較。

☺優點：

1. High frequency selectivity and sensitivity.

2. Good adjacent channel, noise, blocking signal filtering.

(32)

☻缺點：

1. Higher IF frequency常使IF filter fractional bandwidth變的非常小，亦即需要昂貴的high Q SAW(Surface Acoustic Wave) or Crystal filter才能作到。

而且此種filter的pass band performance對前後級的mismatch非常敏感。

2. 在Low Noise Amplifier(LNA)前後通常要加Image rejection filter，為了不讓image signal同時降頻至IF band。IF frequency越低，則filter的image rejection rate要更高，會造成成本增加。

3. IF filter體積大，也使得它無法和主動電路積體化。

4. 由於IF filter的頻寬及中心頻率通常已被固定，以至於系統無法接收其他模式的信號，只能完成單一種無線標準的操作。

在此低雜訊放大器目的在放大接收訊號，減少接收機後級電路自生的雜訊對訊號雜訊比的影響。故設計LNA時增益越大，後級電路的雜訊對訊號的影響越小，但相對的後級電路因輸入訊號變大，線性度的要求較為嚴格，故必須合理的分配LNA、混波器與中頻放大器的增益與損耗。

2.2.2 雙降頻式超外差接收器(Double Down-Conversion Super- Heterodyne Receiver)

雙降頻式超外差接收器的基本架構如圖2.2所示，是歷史悠久且一直被廣泛應用的架構；其接收訊號運作的方式是將射頻(RF)訊號降至較低的中頻(IF)訊號，再降至基頻；傳送方式為基頻上升至中頻，再升頻至射頻。

其架構優點為具有優良的動態範圍和選擇性，在給定的性能要求下開發週期較短、風險較小。缺點是元件數較多、高Q值的濾波器對系統性能有一定的影響且價格昂貴，如須整合系統至晶片內由於體積過大，所以必須置於晶片之外。

圖2.2 雙降頻式超外差接收器之基本架構圖

(33)

CHAPTER 2 The Architecture and Decide the Specifications 如圖2.2所示，此架構採用二次降頻的方式，兩個本地振盪訊號( LO ) 使用同一個頻率合成器，頻率為射頻訊號頻率的一半。射頻訊號，經第一次降頻將頻率降至中頻( IF )，再經過直接降頻的架構，將訊號直接降至基頻。此架構相較於超外差與直接降頻接收機架構，其優缺點如下：

☺優點：

1. 相對於直接降頻接收機，LO頻率為RF頻率的一半，較低頻的LO 訊號，

使得頻率合成器設計上較為容易。降低I/Q imbalance 的程度，且相位雜訊較佳。

2. 第一級混頻器的鏡像頻率(image frequency)位於在DC 附近，可利用電容濾除鏡像頻率，不須外加鏡像消除濾波器(image reject filter)。使整體接收機的積體化容易實現。

3. 相較於直接降頻接收機，LO-RF 的漏訊號不會經由天線直接發射出去，因為LO 與RF 頻率相去甚遠，LO 漏訊號幾乎不會洩漏至天線端 (LO漏訊號將被LNA阻絕)。

☻缺點：

1. 第一級混頻器的鏡像頻率，在DC 附近。LNA 與第一級混波器所產生的顫動雜訊，會被混頻至中頻。

2. LO 與IF 頻率相同，LO 訊號耦合至IF 的訊號無法被濾除。過大的LO 漏訊號會飽和下一級的混波器。所以對第一級混波器的LO-IF 隔離度要求嚴格。

超外差架構因為有中頻濾波器，可濾除大部分頻道外的干擾訊號，使得中頻後的電路非線性效應幾乎不影響整體接收器線性度，故主要的非線性效應產生在LNA 與混波器，因此LNA 與混波器的線性度要求較低。但因為鏡像頻率的問題，LNA 與混波器間必須有鏡像抑制濾波器，而此濾波器難以製作在晶片內，故超外差架構的接收器難以整合為單一晶片，且超外差架構需要多個晶片外濾波器，接收器製作成本會因而增加。

2.2.3 直接降頻接收器(Direct-Conversion Receiver) 相較於超外差接收機架構，直接降頻接收器(direct conversion receiver)

又稱為零中頻( Zero-IF )接收機或Homodyne接收機，因為其中頻頻率fIF為零，理論上不會受到鏡像干擾雜訊的影響，免除了外接面積龐大的鏡像消

(34)

除濾波器，因此LNA 不需作額外的阻抗匹配電路，在成本、功率消耗以及系統單晶片實現的可能性上，具有相當的優勢，其架構如圖2.3 所示，

圖2.3 直接降頻接收器之基本架構圖

射頻訊號經天線及LNA接收之後，若是使用在振幅調變系統，其後為單一路徑，經混頻器降至基頻；倘若應用於相位或頻調變系統，因為其訊號資料分佈於不同頻帶上，若是使用單一降頻路徑，容易造成資料流失，所以接收路徑需分為in-phase/quadrature-phase兩路徑，其後再分別與兩相差 90⁰ 的LO訊號降至基頻帶，因為此一架構將射頻訊號直接降至基頻，所以不需使用通道選擇濾波器，而是各串接一低通濾波器，濾除基頻帶上的雜訊，

再經由類比/數位轉換器，將基頻訊號中的資訊轉為數位訊號，在此所使用的LO頻率與接收之射頻頻率相同。雖說直接降頻接收機有以上所述之優點，但是相對於超外差接收機而言，其仍存在一些在使用超外差架構時，

不需要特別考量的缺點，諸如以下所述。

本地振盪器和射頻信號有相同的頻率，射頻信號直接被降頻至基頻，

其間不經過中頻，高品質因素(Quality Factor)的射頻鏡像頻率濾波器和中頻選頻的帶通濾波器可以省掉，因而節省了外接被動元件和推動外部元件所需的緩衝電路，且不需將電晶體偏壓在高電流的狀態，功率的消耗可以降低，這種架構增加了單晶片整合之機會。

零中頻接收器雖然有許多單晶化的優點，但仍然有下列五種電路特性的缺點影響了接收器的整體表現：

▲逆向阻隔(Reverse isolation)

(35)

▲直流準位偏移(DC offset)

▲偶次諧波失真(Even order distortion)

▲同相/正交相的不匹配(In-phase/quadrature-phase mismatch)

▲顫動雜訊(flicker noise)

逆向阻隔(Reverse isolation)的問題可分為兩種情況，第一種情況是本地振盪器的信號耦合到射頻端，第二種情況是很強之干擾信號耦合至本地振盪器端。此兩種情況會造成直流準位偏移(DC Offset)的問題而影響通訊品質。逆向阻隔的問題在零中頻接收器中造成的問題比超外差式接收器嚴重，因為超外差式接收器的本地振盪器之頻率和射頻端的頻率範圍有一段距離，耦合的成分會比較小，而零中頻式接收器的本地振盪器之頻率和射頻端的頻率範圍相近，耦合的成分會比較大。直流準位偏移(DC offset)是因逆向阻隔的兩種情況所造成的。第一種情況如圖2.4(a) 所示，本地振盪器的信號耦合到射頻端，然後本地振盪器的信號和耦合到射頻端的信號經由混波器做相乘而產生之直流成分。

圖2.4 本地振盪器造成之自我混波示意圖

第二種情況如圖2.4(b)所示，是一很強之干擾信號耦合至本地振盪那器端，然後干擾信號和耦合至本地振盪器的信號經由混波器做相乘而產生之直流成分。此兩種情況皆是兩個有相同載波頻率之信號做相乘，因此皆直接干擾到基頻信號。

而原本在超外差式接收機架構中並不重要的偶次諧波失真(even order harmonic distortion)如圖2.5所示，在直接降頻接收器系統裡則會造成重要之

(36)

影響。射頻信號會在電路非線性特性之下產生諧波失真，偶次失真會因頻譜相加相減而在基頻處累加成干擾信號而無法去除。採用平衡式的電路架構可使偶次諧波訊號抵銷，減輕基頻失真訊號的累加。超外差式接收器因為信號在中頻濾波，相鄰訊號的偶次失真產生在基頻及其倍頻處，與中頻相距甚遠，中頻帶通濾波器會將其濾掉，無此問題。

圖2.5 二次諧波失真示意圖

大部分使用相位或頻率調變的接收機，於其降頻路徑使用兩輸出訊號互為正交的混頻方式(quadrature mixing)解調包含在訊號中的資訊，為符合此一架構，需將射頻或本地振盪訊號分為同相(in-phase)訊號與正交相 (quadrature-phase)訊號，兩相互正交訊號的產生為在其中一訊號的傳輸路徑串接一90⁰相移器，若應用於射頻訊號，需牽涉到功率、雜訊以及增益相互間的考量，所以一般將90⁰相移器串接於本地振盪器的路徑之一；然則，使用此一方式相對地需要本地振盪器產生兩相位相互正交的本地振盪訊號，假設同相與正交相之本地振盪訊號間存有振幅的不匹配或是相位上的偏移，則容易造成接收機的位元錯誤率(BER)增加，但是此一問題對於直接降頻接收機的影響並不如鏡像消除接收機架構嚴重。

顫動雜訊(flicker noise)，因為其功率頻譜密度函數與1/f成正比，且和元件尺寸成反比，換言之，若是頻率愈低，其對欲接收訊號的影響則愈大，

此一現象尤其在MOS製程更為嚴重，因直接降頻接收機架構將訊號降頻至基頻，因此顫動雜訊的影響不可忽略，若欲降低其對於系統的影響，可以提昇LNA或混頻器的增益，或是將串接於混頻器後之電路的元件尺寸加大，在混頻器架構的運用，使用主動式混頻器在其雜訊上的表現優於被動

(37)

CHAPTER 2 The Architecture and Decide the Specifications 式混頻器。

☺優點：

1. 不需bulky IF filters，RF電路容易整合成積體電路。適合用於實現 One-Chip-Radio的未來性產品，達成使用零組件少、產品體積小、容易量產及降低成本的目標。

2. 少了IF電路的dissipating power loss，使DCR具有較低的電流消耗及功率散逸。

3. 在receiver的phase noise僅剩下RF amplifier，RF mixer，VCO的貢獻，問題較heterodyne receiver為單純。

4. 由於少了IF頻寬及頻率的限制，在IC化的基頻(baseband)電路較容易做到 configurable的設計概念，亦較有機會設計出同時適用於multi-mode or multi-standard的software radio。

☻缺點：

1. 在Down mixer輸出端的基頻信號會產生明顯的DC offset，嚴重影響A/D 的準確度，降低receiver的靈敏度。

2. 只靠LNA前端的RF filter常不足以對noise，out-band strong interference signal，adjacent channel blocking signal產生足夠的隔離，使frequency selectivity下降。

3. Image frequency與信號頻率相同，只能全靠Image rejection mixer(IRM) 加以去除，但其效果受IRM電路對稱性及quadrature phase準確度的影響極為敏感。

4. 1/f low frequency noise對DCR的影響也會比較大。

5. RF電路second order inter-modulation IM2的nonlinearity效應，易產生 DC-offset voltage及讓adjacent channel blocking signal產生baseband的干擾信號。

因此在直接降頻接收器中設計LNA時為避免偶次非線性效應的影響，可採取差動式LNA的電路架構。LNA 需要較高的增益以減少顫動雜訊的影響，且為了符合接收機輸入1dB 功率壓縮點必須大於-27dBm 的要求，LNA也可採取可變增益的架構。

(38)

2.3 系統規格訂定

一接收機的效能優劣可藉由某些參數來表示與評估，例如：散射參數 (Scattering Factor，S parameter)、增益和穩定度(Gain and Stability)以及一些非線性效應例如：三階/二階諧波截斷點( Third Order Intercept Point/Second Order Intercept Point )、1dB功率壓縮點( The 1dB Compression Point )，本小節將討論其定義與特性。

2.3.1 散射參數(Scattering Factor，S parameter)

首先介紹散射參數(Scattering)，每一個電晶體在決定完其大信號的偏壓點之後，便可以擁有屬於其的一組散射參數(Scattering)，而許多在觀察接收機時的重要參數都是由此組散射參數(Scattering)的矩陣所決定的，因此接下來將針對散射參數(Scattering)的來作一簡單的介紹與定義，如圖 2.6 所示為一2-Port 的散射參數(Scattering)示意圖：

題目：應用於 IEEE 802.11 a 5 GHz U-NII Band 之可變增益低雜訊放大器的設計

中 華 大 學 碩 士 論 文