第三章 最小均方誤差下頻譜預編碼式正交分頻多工系統功率負載器及等化器
第三節 模擬結果
在本節中，我們將利用第二章第二節所介紹的雙路徑衰減通道模型，去比較 第三章第一節所提出的 JMMSE 架構-透過同時設計頻譜預編碼式正交分頻多功系 統的功率負載器及等化器，使得通過等化器解調出來的訊號與原先傳送端傳送的 信號之間的均方誤差達到最小與第一章第三節所介紹的 AIBER-ZF 架構[1]- 基於 零強制 ( Zero Forcing，簡稱 ZF ) 等化器下，設計適當的功率負載器去最小化頻 譜預編碼式正交分頻多工系統的平均位元錯誤率。
在本節中，我們會針對此兩種架構的頻帶外功率特性、平均位元錯誤率表現、
均方誤差表現與複雜度進行模擬與比較，並利用第二章第一節介紹的頻譜預編碼:
,
碼、I L I L, 碼和I L, 碼，來做為我們頻譜預編碼式正交分頻多工系統的頻譜預編 碼。
在此論文中，我們挑選兩組頻譜預編碼進行比較，第一組為 、3,1 和3,7 3,7 碼，這三個頻譜預編碼具有相同的碼率 ( Coding Rate ) 及旁頻帶衰減程度 ( Sidelobe Decaying )，衰減程度為 f4，其中 f 為頻域大小；第二組為 、3,2 和3,5
碼，這三個頻譜預編碼具有不同的旁頻帶衰減程度 (Sidelobe Decaying )，衰減3,8
程度依序為 f6、 f 12和 f18。
頻帶外功率特性的比較：
首先，我們來討論在使用 JMMSE 架構後，是否會對系統的頻帶外功率特性造 成影響。
圖(3. 1) 是在N 1024，系統位元訊雜比為0 dB條件下，模擬雙路徑萊斯衰減
通道 ( 10) ，使用 、3,1 、3,7 、3,7 、3,2 和3,5 碼的區塊分割循環字首3,8 Identically-distributed ） 的隨機信號，才具有旁頻帶衰減效果；對於任意統計特性 的信號，通過頻域預編碼處理後都具有相同的頻帶外功率特性[11]，而 JMMSE 架 構是將功率負載器置於頻域預編碼器之前，因此 JMMSE 架構所設計出的傳送信號 其頻帶外功率特性會與未使用任何功率負載技術的頻譜預編碼式正交分頻多工系 統相同。
圖(3. 1) 在N 1024、Eb/N 0 0 dB下,雙路徑衰減通道 ( 10) ，使用 、3,1 、3,7
、3,7 、3,2 和3,5 碼與 (3,8 0) 使用 、3,1 和3,7 碼的 JMMSE 架構，其3,7 頻帶外功率特性。
圖(3. 2) 在N 1024、Eb/N 0 10 dB下,雙路徑衰減通道 ( 10) ，使用 、3,1 、3,7
、3,7 、3,2 和3,5 碼與 (3,8 0) 使用 、3,1 和3,7 碼的 JMMSE 架構，其3,7
於 AIBER-ZF 架構，JMMSE 架構具有較佳的平均位元錯誤率表現；然而對 和3,7
碼來看，JMMSE 架構皆要等到訊雜比較高的條件下 (3,7 是3,1 26 dB、 是3,7 24 dB)，才有較好的平均位元錯誤率表現。若單就 JMMSE 架構來看， 、3,7 3,1 和 碼具有相同的平均位元錯誤率，因此在考量具有相同碼率及相同的旁頻帶3,7
衰減程度前提下，我們可以優先選擇 碼做為 JMMSE 架構的頻譜預編碼。 3,7 圖(3. 6) 為 JMMSE 架構與 AIBER-ZF 架構，應用於區塊分割循環字首正交分 頻多工系統在使用 、3,2 和3,5 碼的系統平均位元錯誤率與訊雜比關係。然而3,8 對任一個頻譜域編碼來看，JMMSE 架構皆要等到訊雜比較高的條件下 ( 是3,2
25 dB、 是3,5 21 dB和 是3,8 20 dB)，才有較好的平均位元錯誤率表現，我們也能
從這個趨勢看出對 碼而言，旁頻帶衰減程度越佳的碼，越能抵抗雙路徑雷利衰I L, 減通道的影響，使得 JMMSE 架構的平均位元錯誤率越早優於 AIBER-ZF 架構的錯 誤率表現。若單就 JMMSE 架構來看，平均位元錯誤率表現以 碼最佳，其次是3,8
碼，3,5 碼的位元錯誤率表現最差，因此在同時考量具有最佳的旁頻帶衰減程3,2 度及平均位元錯誤率的表現下，我們可以優先選擇 碼做為 JMMSE 架構的頻譜3,8 預編碼。
從以上的結果我們可以看出，在通道衰減較嚴重的情形下，JMMSE 架構的平 均位元錯誤率必須等到訊雜比較高的條件下，才能優於 AIBER-ZF 架構，原因在 於 JMMSE 架構的等化器跟 AIBER-ZF 架構所使用的零強制等化器不同，它會將整 個子區塊內所有的子載波上的信號作共同解調，有點類似最小均方誤差等化器的 原理，子區塊內任一個子載波上的解調信號會與子區塊內其它子載波信號有關連，
因此在通道衰減較小的環境下，JMMSE 架構的等化器，可以利用所有子載波信號
作共同解調，因此會有較好的平均位元錯誤率表現，然而在通道衰減較嚴重的情 形下，這種共同解調的方式，容易因為子區塊內有一個訊雜比較差的子載波，而 使得整體的平均位元錯誤率下降。
圖(3. 3) 在N 1024、QPSK 調變和雙路徑萊斯衰減通道下，使用 、3,1 和3,7 碼3,7 之區塊分割循環字首正交分頻多工系統， JMMSE 架構與 AIBER-ZF 架構的平均位元 錯誤率與訊雜比關係。
圖(3. 4) 在N 1024、QPSK 調變和雙路徑萊斯衰減通道下，使用 、3,2 和3,5 3,8 碼之區塊分割循環字首正交分頻多工系統， JMMSE 架構與 AIBER-ZF 架構的平 均位元錯誤率與訊雜比關係。
圖(3. 5) 在N 1024、QPSK 調變和雙路徑雷利衰減通道下，使用 、3,1 和3,7 3,7 碼之區塊分割循環字首正交分頻多工系統， JMMSE 架構與 AIBER-ZF 架構的平 均位元錯誤率與訊雜比關係。
圖(3. 6) 在N 1024、QPSK 調變和雙路徑雷利衰減通道下，使用 、3,2 和3,5 3,8 碼之區塊分割循環字首正交分頻多工系統， JMMSE 架構與 AIBER-ZF 架構的平 均位元錯誤率與訊雜比關係。
均方誤差表現:
在N 1024以及使用正交相位位移鍵調變的假設下，我們利用第二節所分析的 均方誤差結果式(3.15)，圖(3. 7) 觀察 JMMSE 架構使用 、3,1 和3,7 碼之區塊3,7 分割循環字首正交分頻多工系統，在雙路徑萊斯衰減通道與雙路徑雷利衰減通道 的均方誤差表現並拿來跟圖(3. 8) 基於相同假設下的平均位元錯誤率表現做比較。
我們可以觀察到圖(3. 7) 上的均方誤差表現趨勢結果會與圖(3. 8) 平均位元錯誤率 表現趨勢相同。原因在於 JMMSE 架構的設計，目的就是藉由等化器與功率負載器 的設計，使的系統的均方誤差達到最小，因此表現在均方誤差上的趨勢，自然會 與實際的平均位元錯誤率模擬結果相同。
同樣地，圖(3. 9) 觀察 JMMSE 架構使用 、3,2 和3,5 碼之區塊分割循環字3,8 首正交分頻多工系統，在雙路徑萊斯衰減通道與雙路徑雷利衰減通道的均方誤差 表現跟圖(3.10) 基於相同假設下的平均位元錯誤率表現做比較也有相同的趨勢。
圖(3. 7) 在N 1024、QPSK 調變和雙路徑雷利衰減通道與萊斯衰減通道下，使用 、3,1
和3,7 碼之區塊分割循環字首正交分頻多工系統， JMMSE 架構的均方誤差分3,7 析。
圖(3. 8) 在N 1024、QPSK 調變和雙路徑雷利衰減通道與萊斯衰減通道下，使用
、3,1 和3,7 碼之區塊分割循環字首正交分頻多工系統， JMMSE 架構的平均3,7 位元錯誤率與訊雜比關係。
圖(3. 9) 在N 1024、QPSK 調變和雙路徑雷利衰減通道與萊斯衰減通道下，使用
、3,2 和3,5 碼之區塊分割循環字首正交分頻多工系統， JMMSE 架構的均方3,8
誤差分析。
圖(3.10) 在N 1024、QPSK 調變和雙路徑雷利衰減通道與萊斯衰減通道下，使用
、3,2 和3,5 碼之區塊分割循環字首正交分頻多工系統， JMMSE 架構的平均3,8 位元錯誤率與訊雜比關係。
複雜度的比較：
在這邊，複雜度指的是在正交分頻多工訊號區塊長度固定為T的情況下，模擬 JMMSE 架構與 AIBER-ZF 架構下傳送端與接收端的執行時間。模擬環境為 IBM X61 筆記型電腦，Windows XP 作業系統，中央處理器為 Intel Core 2 Duo T7300，
單顆 CPU 時脈為２GHz。
圖(3.11) 中，分別代表使用 、3,1 和3,7 碼的區塊分割循環字首正交分頻3,7 多工系統， 在不同的載波個數以及雙路徑雷利衰減通道下 ，JMMSE 架構與
AIBER-ZF 架構的執行時間。首先，我們發現不管使用何種碼，JMMSE 架構的實 現複雜度均比 AIBER-ZF 架構來的高，當子載波個數越多的時候差距越大，原因 在於 JMMSE 架構的實現會使用到特徵值分解 ( Eigenvalue Decomposition )，相對 於 AIBER-ZF 架構來的複雜。而 JMMSE 架構的接收端複雜度也比傳送端來的高，
這可以從第一節設計出的結果看出 JMMSE 架構的等化器相較於功率負載器有較 高的實現複雜度，另外，從不同的頻譜預編碼而言，複雜度是 碼最高，然後依I L, 序是 和I L, 碼。 I L,
圖(3.11) 使用 、3,1 和3,7 碼的區塊分割循環字首正交分頻多工系統，在3,7 1024
N 以及雙路徑雷利衰減通道下，JMMSE 架構與 AIBER-ZF 架構，傳送端與 接收端的複雜度。