如果二個雙載子電晶體操作於不同的電流密度下，其基極-射極電壓差和絕對 溫度成正比。如圖3.3 所示，假如二個相同電晶體(
I
S1 =I
S2)分別偏壓於集極 電流為nI
O和I
O並忽略其基極電流，則n I V
V I I V nI V
V
V
TS O T S
O T BE BE
BE ln ln ln
2 1
2
1 − = − =
= Δ
因此，
V
BE之差異顯示了一個正的溫度係數：n q k T VBE
= ln
∂ Δ
∂ (3.16)
可以發現此TC 值和溫度或是集極電流特性無關。
V
BEΔ
Vdd
nIo Io
+ -
Q1 Q2
圖 3.3 PTAT 電壓的產生
我們可以利用上面所探討之負TC 和正 TC 電壓，我們可以設計我們所需具 有零溫度係數之參考電路。我們寫成
V
REF =α
1V
BE +α
2(V
T lnn
)，其中 為二 個操作於不同電流密度下之雙載子電晶體的基極-射極電壓差。選擇n V
T lnα
1和α
2之 下，我們可以瞭解在室溫時，mV K
T V
BE/ 5 .
−1
∂ ≈
∂ 而
mV K
T V
T/ 087 . +0
∂ ≈
∂ ，可以設
定
α
1 =1而選擇α
2lnn
使得(α
2lnn
)(0.087mV
/K
)=1.5mV
/K
。那就是說，2 . 17
2ln
n
≈α
，對零TC 來說：T BE
REF
V V
V
≈ +17.2 (3.17) 設計一電路將 增加至17.2 。首先，考慮圖3.3 之電路，其中基極電流 可忽略不計，電晶體 由n 個單位電晶體平行組成而 為單位電晶體。假設強 制Vo1 和 Vo2 相同，則V
BEV
TQ
2Q
22
1 BE
BE
RI V
V
= + ，且RI
=V
BE1 −V
BE2 =V
T lnn
，因此，，推論出如果
n
V V
V
O2 = BE + T ln lnn
≈17.2時，Vo2 可做為溫度無關之參考電路(儘 管Vo1 和 Vo2 保持相同)。圖 3.4 與溫度無關之電壓的概念生成圖
圖 3.4 之電路需要二個修正後，做成實際電路。首先，必須加入一機制確保 Vo1=Vo2；第二，因為 會產生一個很大的n 值，則 項必須 被適當地放大。在此，放大器A1 量測 和 ，驅動R1 和 R2(R1=R2)之上端點 使得X 和 Y 的電壓值大約相等。參考電壓可在放大器之輸出端得到，依據圖 3.4
之分析，可得到 ，得到經過又分支的電流為 且輸出
電壓為
2 . 17
ln
n
≈RI
=V
Tlnn V
XV
Yn V V
V
BE1 − BE2 = T lnV
Tlnn
/R
3ln ( )
2 3 3
2
R R
R n V V
V
out = BE + T + (3.18)( ln )(1 )
3 2
2
R
n R V
V
BE + T += (3.19)
對零TC 而言，必須得到(1 )ln 17.2
3
2 ≈
+
n
R
R
，可以發現這樣的結果和電阻之TC 無關。
A1
圖 3.5 觀念電路的實現
可以將以上的這些的觀念放入到以下的電路中，將以實現。而可以發現下圖 3.5 中之放大器(OPA)我們將另外設計另一個單端輸出的放大器，我們將起始電路 設計在內部，而其內部我們也將設計另一組偏壓電路，以提供這顆放大器工作使 用。
內有Start-up circuit
n1
圖3.6 寬振幅之偏壓電路
Start-up OPA Bias
圖 3.7 為帶差參考電路中放大器內部電路圖
7.2uA
圖3.8 MB2 電晶體的電流對溫度變化的作圖
可以從上圖瞭解，MB2 電晶體對溫度變化的作圖，可以瞭解在劇烈的溫度 的變化下，電流只有些許的變化，這樣的作法只是為了解溫度對電晶體的影響如 何。
37mV 18mV
圖 3.9 節點 n1 電壓對溫度變化的作圖
從圖 3.9 從節點 n1 上面了解溫度從 在節點 n1 上電壓的變化，
可以瞭解帶差參考電路抑制了溫度劇烈變動，讓電壓變動不會巨幅度的變化。
o o ~140
−40
3-2 共模回授電路
共模回授電路(Common-Mode Feedback Circuit，CMFB)的主要功能為鎖住差 動輸出端電壓，使得運算放大器輸出端電壓維持在固定的電壓。由於在高增益的 運算放大器中，輸出共模位準對於元件特性及不匹配相當敏感，因此需要共模回 授電路來量測輸出端電壓，並且根據量測到的電壓，來調整運算放大器的偏壓電 流，使其輸出共模位準回到我們定義的共模位準上。簡單來說共模回授電路的三 個動作分別為:量測輸出點共模位準、和參考電壓值比較、做出迴授校正輸出共 模準位的機制。
共模回授電路可分為兩種型態，第一種為非連續式的共模回授電路，由電 容、開關和一組時脈來完成。非連續式的共模回授電路的優點為不會造成運算放 大器的輸出振幅的降低，在高精確度的考量上，輸出振幅的大小，會影響接下來 的電路設計難度，它的缺點就是因為使用的是元件和開關在面積上，比連續型佔 去更大的面積且時脈控制下，會使得輸出的共模位準，會有依段上生時間的延 遲。第二種為連續式的共模回授電路。連續式的共模回授電路通常由電晶體來實 現，其最大的缺點為會減小輸出電壓的振幅，但對寬振幅的OTA 影響不大，並 且共模回授電路中的電晶體的輸入電容，會造成運算放大器的負載電容加大，導 致於運算放大器的相位邊限以及單位增益頻寬的偏移，對OTA 的影響效果也並 不會很大。從以上的結論來觀看，可以從所選擇的OTA 的電路上，來選擇所要 搭配的共模回授電路，會比較恰當。因此本論文是採用連續式的共模回授電路來 實現。[8]
V D D
M N 3 M P 3
M P 1 M P 2
1 . 6 5 V M D 1 M D 2
M N 1 M N 2
V x V o +
V o
-M C -M
圖3.10 連續型式共模迥授電路
圖 3.10 所示，為本論文使用的共模回授電路。在電晶體 MCM 的閘極已經 固定了1.65V 了，這樣也固定電晶體 MN3 的閘極電壓，經過電晶體 MN3 Mirror 過到MN1、MN2 使得這兩科電晶體的閘極也被固定了。而右上角的電晶體 MP3 由電流產生了閘極電壓Mirror 過去到 MP1、MP2 的閘極後，使得 MP1、MP2 電 流也被固定了。接下來說明這個共模回授電路工作原理。會藉由著通道調變效應 的電流方程式來加以說明。因輸出電壓共模準位(Vo+=Vo-)相同，當 Vo+升高時，
電晶體MD1 上的電流是固定的，造成電晶體 MD1 的 Vds 下降，就是 Vx 下降了，
造成電晶體MN1 的 Vgs 上升，這樣造成電晶體 MN1 的 Vds 下降了，也拉回 Vo+
的輸出共模準位。現今這樣機制的電路已經被廣泛被使用了，也解決一些電路在 Corner 上的問題發生。
3-3 望遠鏡式(Telescopic)運算放大器
如圖 3.11 所示，為望遠鏡式(Telescopic)運算放大器架構示意圖，是單級放 大器中操作速度最快的架構。由於輸入和輸出信號在同一條路徑上，因此受到雜 訊的影響相對的較小。相較於多級放大器，由於多級放大器串接多級電路，引入 多個極點，在相位邊限(Phase Margin)的特性上，可能導致相位邊限過小而產生
穩定度的問題。而望遠鏡式放大器無串接多級電路，極點比多級放大器來的少，
當次主極點的位置設計離主極點很遠時，可視為單極點系統，所以無穩定度的問 題。而望遠鏡式放大器的最大缺點為輸出電壓範圍及輸出電壓範圍的限制。由於 疊接多顆電晶體，消耗多個電晶體的飽合電壓，因此輸入及輸出電壓範圍就遭受 到很大的限制。[9] [10]
圖3.11 望遠鏡式(telescopic)運算放大器
望遠鏡式運算放大器的單一增益頻寬可表示為:
1 m u
L
g
ω = C (3.20) 假設負載電容很大，通常主極點位置在輸出端位置，可表示為:
3
5 5 5 5 7 3 3 3 3
1
{[ ((1 ( ) )) ]//[ ((1 ( ) )) ]}
dB
L O m mb O O O m mb O O
C r g g r r r g g r r
ω =
⋅ + + + ⋅ + + + ⋅ 1 (3.21) 次主極點可表示為
3
3 3 1
m p
1
gs sb gd db
g
C C C C
ω
=+ + +
(3.22) 在小信號增益上，可表示為:
1 {[ 5 ((1 ( 5 5) 5)) 7]//[ 3 ((1 ( 3 3) 3)) ]}1
v m O m mb O O O m mb O O
A
=g
⋅r
+ +g
+g
⋅r r r
+ +g
+g
⋅r r
(3.23)3-4 串疊摺疊式(folded-cascode)運算放大器
串疊摺疊式運算放大器架構，如圖 3.12 所示，也是一種常見單級放大器的 架構。此架構跟望遠鏡式放大器相同的是皆能操作在高速下，並且相較於多級放 大器，不用考量相位補償的問題，因此在穩定度上也是優於多級放大器。在相位 邊限的考量上，注意電流的分配以及主極點和次主極點的位置，就能把相位邊限 控制在最佳的範圍內。[9] [10] [11] [12]
圖3.12 串疊摺疊式(folded-cascode)運算放大器
單一增益頻寬可表示為:
1 m u
L
g
ω = C (3.24) 主極點可表示為:
3
5 5 5 5 7 3 3 3 3
1
{[ ((1 ( ) )) ]//[ ((1 ( ) )) ]}
dB
L O m mb O O O m mb O O
C r g g r r r g g r r
ω =
⋅ + + + ⋅ + + + ⋅ 1 (3.25) 次主極點可表示為:
7
7 7 9 9 1
m p
1
sb gs db gd gd d
g
C C C C C C
ω
=+ + + + + b (3.26) 串疊摺疊式運算放大器小信號增益可表示為:
1 {[ 5 ((1 ( 5 5) 5)) 3]//[ 7 ((1 ( 7 7) 7)) ( 1// 9)]}
v m O m mb O O O m mb O O O
A
=g
⋅r
+ +g
+g
⋅r r r
+ +g
+g
⋅r
⋅r r
( 3.27)相較於式3.23 和式 3.27 可得知，串疊摺疊式運算放大器小信號增益比望遠 鏡式運算放大器來的小。在極點的頻率方面，相較於望遠鏡式運算放大器，串疊 摺疊式運算放大器的次主極點的頻率較低，在速度上相對的也比較慢，假設次主 極點和主極點的位置太靠近，會造成相位邊限不足的問題。雖然串疊摺疊式運算 放大器的小信號增益比較小且速度較慢，但串疊摺疊式運算放大器的輸入級疊接 的電晶體數目較少，所以電壓輸入範圍較大。整個類比數位轉換器中，取樣保持 電路的精確度要求是最高的，因此當輸入電壓範圍越大，亦即可處理信號範圍越 大，因此可容忍的誤差範圍相對的就比較大，在電路的實現上也較為容易。 [13]
3-5 兩級式(two-stage)運算放大器
如圖3.13 所示，為兩級式(two-stage)運算放大器架構示意圖。本論文是採用 這種架構的放大器。這種架構電路的放大器有非常好的補償方式。介紹一個可以 降低由補償電容 之前餽所造成RHP 零點效應的方式就是插入一個零電阻 (nulling resistor)與 串聯。
C
CC
CVIN+
VIN-VOUT+
VOUT-R
R C
C
M1A M1B
M2A M2B
M5 M8
M6A M6B
M7A VB1 M7B
VB2
VB1 VB1
VB2 VDD
圖 3.13 兩級式(two-stage)運算放大器
以下為節點電壓方程式：
最後可以得到轉移方程式
(3.28)
圖 3.14 兩級放大器小訊號示意圖
這樣可以得到各極點和零點的位置。如果 ，兩個極點分離得較 遠，則由轉移函數求得極點和零點為
6 2
1,
R g
mR
>>(3.29)
Av = Av 1 * Av 2 = ( g
m1( r
ds1// r
ds2)) ⋅ ( g
m6( r
ds6// r
ds7))
由以上分析可以知道，當
6
1
m
c g
R = 時，零點消去，提高了電路的穩定性。如果 稍大於
R
c6
1
gm ，則零點從S 平面的右半平面移到左半平面，也可以提高電路穩定性。
3-6 運算放大器的規格訂定
在管流式類比數位轉換器中，會使用到運算放大器的電路是前端的取樣保持 電路和每一級的MDAC 電路，在本節當中探討運算放大器的規格限制。在前端 取樣保持電路中，最主要有三種誤差，第一個為交換式電容切換電路的增益誤 差。通常造成交換式電容電路增益誤差是由被動元件所造成的，由於電容在製程 上的漂移，造成交換電容電路的增益的誤差。第二個為運算放大器的內部增益誤 差。由於運算放大器的增益並非無限大，因此會造成交換式電容電路的增益不等 於電容的比值，運算放大器的增益越高，交換式電容電路的增益會越接近電容的 比值，並且此誤差還會影響到取樣保持電路可以達到的解析度。第三個誤差是為 運算放大器在輸出電壓上的穩定時間(Settling Time，ts)。運算放大器在輸出電壓 的穩定時間上，必須要小於二分之ㄧ的時脈週期。若是大於二分之ㄧ的時脈週 期，取樣保持電路所收斂到的值，會是個尚未穩定的電壓值，此錯誤的電壓值，
亦會影響到取樣保持電路的解析度。[14]
在本論文的管流式類比轉換器中，前端取樣保持電路和每級的取樣保持電路 的架構有兩種，如圖3.15 和 3.16 所示，分別為第一級的取樣保持電路和接下來 每級取樣保持電路。
圖3.15 前端取樣保持電路架構示意圖
圖3.16 後級取樣保持電路架構示意圖
在圖3.15 中，當取樣保持電路為保持模式下，理想上，其整體電路增益為 1，
且回授因子(β)為 S
S i
C
C +Cn 。在圖3.15 中，當電路操作在保持模式下，理想上，
其整體電路增益為1 f
S
C
+
C
，且回授因子(β)為 fS f i
C
C +C +Cn 。
在設計運用於管流式類比數位轉換器的運算放大器的考量上，前端取樣保持 電路的精確度最高，因此第一級運算放大器的規格也最高。由於後級取樣保持電 路的精確度要求越來越低，因此可以設計規格較低的運算放大器來應用。在整個 管流式類比數位轉換器中，總共需要九個運算放大器，因此只需設計第一級規格 最高的運算放大器，後級仍使用相同規格的運算放大器，這樣可以減低設計的複 雜度。
從時域的角度來分析，如圖 3.17 所示。在輸入端輸入一個方波的訊號，觀 察其輸出端的電壓隨時間變化的情形。當取樣保持電路在保持模式下，收斂到的 電壓值必須小於1
2LSB，才能符合理論值。