• 沒有找到結果。

2-4 管線式類比數位轉換器

在文檔中 中 華 大 學 (頁 37-43)

管線式類比數位轉換器是由兩階段式類比數位轉換器所衍生而來的。其操作 原理與兩階段式類似,其架構如圖 2.15 所示。管線式類比數位轉換器每ㄧ級的 電路架構都是相同的,其子電路包含:取樣保持電路(S/H Circuit)、子類比數位轉 換器(Sub-ADC Circuit)、數位類比轉換器(DAC)、餘數放大器。在設計管流式類 比數位轉換器上,可以增加級數以減少每ㄧ級的解析度需求,因此在每ㄧ級的電 路上,可容許的誤差可以較為寬鬆,所以在比較器的設計上,精確度的需求可以 大幅度降低,進而減少比較器的功率消耗以及晶片的面積。[5] [6]

圖 2.15 管流式類比數位轉換器操作示意圖

與兩階段式類比數位轉換器比較,管線式類比數位轉換器設計的彈性就比較 大,並且容易達到高解析度及高速的需求,但是由於管線式的串接的級數較多,

因此雜訊的路徑也增加,所以對於雜訊的抵抗力就相對的較弱。串接的級數越 多,亦即每ㄧ級處理的位元數越少,毎級可容忍的誤差就越大,速度也越快,但 是雜訊的來源就越多;相反的,串接級數越少,毎級處理的位元越多,毎級電路

精確度要求就越高,速度相對較慢,但是雜訊來源就減少。因此在設計管線式類 比數位轉換器的級數要注意考量。此外管線式類比數位轉換器還有一個很大的缺 點,就是延遲時間(Latency)問題,若是串接級數越,則延遲時間就越長。舉例來 説,一個 4 位元的管線式類比數位轉換器,延遲時間為 4 個週期,即第四個週期 才會輸出第一筆數位碼,如圖 2.16 所示。因此串接級數越多,則延遲時間就越 長。

圖 2.16 管流式類比數位轉換器輸出延遲(latency)示意圖

在本論文中,採用的是管線式類比數位轉換器架構,且利用數位修正的技 術,避免比較器的位準漂移,來提升精確度,亦降低比較器對精確度的要求。在 管線式的架構上,合併了數位類比轉換器(DAC)、餘數放大器(Residue Amplifier) 以 及 下 一 級 的 取 樣 保 持 電 路 (S/H Circuit) 為 DAC/ 減 法 器 / 增 益 級 (MDAC Circuit),因此進一步的減少了電路的面積以及功率消耗,也降低了電路設計的 複雜度,其改進架構如圖 2.17 所示。本論文欲設計 10 位元的管線式類比數位轉 換器,使用了九級相同的管線式架構。由於採用數位修正技術,因此每ㄧ級輸出 1.5 位元,每一級的輸出經過暫存器,使其數位碼同步的輸出,然後經過數位修 正電路,最後在同步輸出 10 個位元的數位碼。

圖 2.17 本論文管流式類比數位轉換器架構示意圖

圖 2.18 本論文管流式類比數位轉換器時脈操作示意圖

圖 2.18 為本論文設計的管線式類比數位轉換器的時脈操作示意圖。第一個 前半週期,取樣保持電路將信號作取樣的動作,其他電路則無動作;在第一個後

半周期,取樣保持電路將取樣到的信號轉換出來,同時第一級的子類比數位轉換 器將類比信號轉成數位信號,是為第一級的數位輸出,而且同時第一級的 MDAC 電路在進行取樣的動作。在第二個前半週期,同樣的,取樣保持電路作取樣的動 作,而第一級的 MDAC 此時則進入放大模式,作為 DAC 以及餘數相減放大的 動作,同時第二級的子類比數位轉換器轉出數位碼,是為第二級的數位輸出,此 後動作以此類推。

2-5 數位修正技術原理

管線式類比數位轉換器電路中,由於各個子電路的誤差,可能會造成整個電 路的精確度下降,甚至產生錯誤碼或是缺碼(Missing Code)的情況產生,因此藉 由數位修正電路的彌補,來避免上述非理想的狀況產生。管線式類比數位轉換器 主要的誤差來源有幾個。第一個為取樣保持電路的誤差,取樣保持電路的誤差有 偏移誤差如圖 2.19 所示,為運算放大器所造成的誤差;以及增益誤差如圖 2.20 所示,為電容製程上的漂移導致不匹配所造成的。[5] [6] [7]

圖 2.19 取樣保持電路偏移誤差示意圖

圖 2.20 取樣保持電路增益誤差示意圖

第二個為子類比數位轉換器的偏移誤差,如圖 2.21 所示此誤差造成的原因 為比較器的比較位準偏移所導致的。另一個為增益誤差,如圖 2.22 所示。

圖 2.21 子類比數位轉換器偏移誤差示意圖

圖 2.22 子類比數位轉換器增益誤差示意圖

為了增加類比數位轉換器的精確度,因此採用數位修正電路來降低誤差的影 響。數位修正電路最主要避免的是子類比數位轉換器的偏移誤差所帶來的影響。

理想上的兩位元的類比數位轉換器的曲線如圖 2.23 所示,理想的 2 位元總 共有三個位準及四個狀態,殘餘電壓經由增益級放大四倍,使得下一級的輸入電 壓可以與第一級電路的輸入電壓相同,因此每一級的電路,皆可用相同的電路架 構來實現。如果增益級有增益誤差而導致放大倍率不為四倍時或者比較器位準的 偏移,會造成判別位準的誤差,並且誤差會逐級的放大,導致數位碼的誤判。

圖 2.23 2 位元轉移曲線示意圖

因此為了避免這些非理想效應,本論文採用了數位修正技術。如 2.24 所示,

數位修正技術是將原來兩位元的轉移曲線,向右平移1

在文檔中 中 華 大 學 (頁 37-43)

相關文件