直接降頻架構之設計考量

第三章使用被動混頻器之低功率放大器

3.2 架構選擇之考量

3.2.1 直接降頻架構之設計考量

1.直流位移

由於直接降頻架構輸出訊號操作頻率落於直流附近，外來的偏移電

壓會對所要訊號造成干擾且會飽和後級電路。一般來說，本地訊號端 (LO)和混頻器前端及低雜訊放大器前端往往無法達到很好的隔離度，由下圖(3.3)所示，本地訊號會經由電容偶合或基底偶合到混頻器前端(A2)或低雜訊放大器前端(A1)，不必要的反饋訊號會再經過一次混頻的動作，與自身頻率相同的訊號作混頻將會產生直流項，同理，

混頻器和放大器前端的訊號也會漏至本地訊號端，藉由混頻機制產生直流位移，如下圖(3.4)所示。

LPF

cos_LOt LO

Leakage LNA

A1 A2

圖(3.3)本地訊號端溢漏

LPF

cos_LOt Interferer

Leakage LNA

A1 A2

圖(3.4)輸入端溢漏

2. I/Q 訊號不匹配

應用在很多相位調變和頻率調變系統中的直接降頻架構須使用正

交型式，必須藉由相位移器在本地訊號端產生出兩個正交訊號，也就是產生相角相差 90 度的訊號，而相角差未達到 90 度及 I/Q 訊號振幅的不匹配會提高誤碼率，假設有一接收訊號為 x_in(t)=acosω_ct+bsinωct，

a 和 b 為 1 或-1，在相位及振幅不匹配的情況下，本地 I/Q 訊號可表示為 x_LO,I(t)=2cosωct、xLO,Q(t)=2(1+ε)sin(θ+ωct)，ε 和 θ 分別代表振幅及相位誤差，經過混頻及低通濾波器後，可得到兩基頻訊號 x_BB,I(t)=a、

xBB,Q(t)=(1+ε) bcosθ-(1+ε) asinθ，由上述兩基頻表示式可知，本地 I/Q

訊號的非正交性，會使基頻訊號的錯誤率上升。

3.偶次項失真

一般接收機對於奇次非線性項較為敏感，而就直接降頻架構來說，

偶次非線性項也會造成影響，如圖(3.5)所示，假設低雜訊放大器的非線性表示式為y(t)=α₁x(t)+ α2x²(t)，若在放大器輸入端有一干擾訊號為 x(t)= Acosω₁t+Bcosω₂t，放大器的非線性會使輸出產生一低頻項: k(t)=

α₂ ABcos(ω1-ω2)t，當此低頻干擾訊號漏至混頻器輸出端時，將會對所要訊號產生影響，如圖(3.6)所示。

 ^{y t}^{( )}^^¹^{x t}^{( )}^^²^{x t}²^{( )} ⁰ 

LNA

1

2

1 2

 

圖(3.5)低雜訊放大器響應



cos_LOt

Feedthrough

圖(3.6)偶次非線性項的影響

除了上述所提，輸入端的干擾訊號會藉由低雜訊放大器的非線性對所要訊號產生影響外，RF 訊號的二次諧波也會對所要頻帶造成影響，

如圖(3.7)所示，RF 訊號經過低雜訊放大器後，由於放大器本生的非線性，會產生二次諧波項，當 RF 訊號和 LO 訊號的二次諧波項混頻後，將對輸出所要頻帶造成干擾，如圖(3.8)所示。

 ^{y t}^{( )}^^¹^{x t}^{( )}^^²^{x t}²^{( )} ⁰ 

LNA

s

2s

圖(3.7) 低雜訊放大器非線性響應



s 2_s



0 _LO 2_LO ^LO

圖(3.8) 二次諧波項混頻

4.閃爍雜訊(flicker noise)

由於接收機降下來的訊號頻譜會落於頻率為零的附近，頻率低的關 係使得閃爍雜訊的問題變得更為顯著，若分析閃爍雜訊在不同頻率下對共源極架構的影響，可得知當操作頻率降低時，閃爍雜訊的問題會

越來越顯著，在頻率為 1MHz 時，共源級架構的熱雜訊(thermal noise)

混頻器的雜訊，尤其是閃爍雜訊，對於接收窄頻訊號的無線通道來

比。

或未重疊的狀況，在操作區重疊的情況下，閃爍雜訊落於遠離所要訊號的頻帶，但若遇到非相關干擾訊號，仍會對所要訊號造成影響，在操作區未重疊的情況下，閃爍雜訊會落於操作頻帶而降低訊號的訊雜比。當雜訊和訊號成正比時，輸出的訊雜比由於閃爍雜訊而成為常數，必須藉由更理想的LO訊號來改善[5]。

3.4

實作一：

2.4-GHz Low-Power Receiver with Passive Mixers

(CMOS 0.18-μm)

3.4.1 研究動機

隨著晶片設計的演進與發展，低製作成本及低功率消耗的要求日趨

重要，可藉由晶片積體化以達到節省成本的目的，本實做電路希望能將接收機實現在晶片上，以節省外接電路的需要，外接電路帶來功率消耗及額外面積的問題，且電路架構不同的設計與選擇攸關功耗的高低，本次預實現的電路架構希望能在不影響各效能的情況下，達到低功耗的要求。

3.4.2 電路架構

此實做電路射頻部份由兩級低雜訊放大器、單入雙出變壓器、被動 混頻器所構成，如圖(3.14)所示，第一級低雜訊放大器為電感源級退

化架構，利用源級退化來達到阻抗及雜訊匹配，第二級放大器用來增加前級放大器的增益以抑制後級雜訊的影響，且與變壓器做結合，利用變壓器將單端訊號轉成差動訊號，做為銜接後級雙平衡式被動混頻器的橋梁，混頻器是採取被動型式，主動型式的混頻器不僅會有直流功率的消耗，同時也因直流電流而加深閃爍雜訊對整體接收機的影響，被動混頻器一般分為電壓型式和電流型式，此架構選用電流型式，相較於電壓型式，電流型式的混頻器降低對後級基頻電路線性度的影響。

vs Rs

圖(3.14)低雜訊放大器與被動混頻器

電路基頻部份由帶有共模回授電路的轉阻放大器及可調式增益放大器所組成，如圖(3.15)所示，轉阻放大器利用RC電路做回授，可用來濾除訊號混頻後所產生的高階非線性項，增加混頻器的線性度並降

低後級電路對線性度的要求，可調式增益放大器用來補償接收訊號過大的狀況，藉由改變增益量來降低過大訊號對後級數位電路線性度所造成的影響。

in 2in

I  i

in 2in

I  i

圖(3.15)轉阻放大器與增益放大器

LO訊號部份，當輸入相位相差180度的訊號，藉由經過一多重相位濾波器，如圖(3.16)所示，產生一組正交的I、Q訊號。

VLO

圖(3.16)多重相位濾波器

在文檔中 2.4-GHz PHEMT 低雜訊放大器、CMOS接收機與主動濾波器 (頁 64-75)

第三章 使用被動混頻器之低功率放大器