電路架構

第二章低功率接收機之設計

2.4 實作二 : 5-GHz/-GHz Low Noise Amplifier (PHEMT 0.15-m) 26

2.4.2 電路架構

LNAin

LNAout

VDD

R1 ²

圖(2.21)低雜訊放大器架構圖

此電路如圖(2.21)所示，輸入級為源級退化型式，第二級為共汲級型式，且電路採取current-reuse的架構，電晶體M2、M4提供電路的直流偏壓，由於pHEMT製程屬於空乏型電晶體，可操作在負壓，藉由這項特性可創造出操作在0伏的偏壓電路，如下圖(2.22)所示

圖(2.22)自偏壓電路

相較於一般以電流鏡提供偏壓的架構，此架構減少所需的偏壓電流，

且只使用單一電晶體，排除掉不同電晶體因製程變異所產生的不匹配

性，進而降低對電流所造成的影響，由下圖(2.23)可知，可將pHEMT

節點電壓 Vp可假設為 VDD/2，根據克希何夫電壓關係式，可得到 M1、

阻抗的匹配，

5GHz 的各元件尺寸如圖(2.27)、(2.28)所示。

2.4.5 晶片量測結果

1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0

2. 5GHz

1 2 3 4 5 6 7 8

2.4.6 結果與討論

1.2.4GHz:

此電路用 CMOS 0.18μm 製程實現，晶片如圖(2.6)所示，輸入及輸出端皆用 GSG pad，DC 針置於右上角，晶片面積為 1x1mm²。此電路量測與模擬結果稍有誤差，在 S 參數部分，S11 在頻率 1.95GHz 到 2.4GHz 間小於 10dB，最低點落於 2.2GHz，推測是走線寄生效應造成此頻飄的現象，S22 由於輸出串接電阻的幫助，呈現寬頻的匹配，雜訊指數在操作頻率 2.4GHz 時為 1.3dB，對於雜訊的量測來說，若直接使用穩懋所提供的大訊號模型來進行模擬與設計，依照以往的經驗，將會產生過大的誤差，以致無法達到設計目標的要求，這次在設計電路元件參數時，使用此製程 test key 所建立出來的模擬元件模組，由量測結果可知，利用 test key 量測參數為依據的元件模型來作設計，將使得 NFmin有相當高的精確度，且 NF 最低點落在所要的頻率點，此次量測的 IIP3 為-4dBm，OIP3 為 14dBm。

2.5GHz:

此電路用 CMOS 0.18μm 製程實現，晶片如圖(2.54)所示，輸入及輸出端皆用 GSG pad，DC 針置於右上角，晶片面積為 1x1mm²。此量測得到的 S11 在頻率 3.8GHz 到 5.5GHz 間小於 10dB，雜訊指數在操作頻率 5GHz 時為 1.4dB，IIP3 為 0.7dBm，OIP3 為 17dBm。

表 2.3 2.4-GHz PHEMT LNA 模擬與量測比較表 Item Post-Simulation Measurement Supply Voltage (V) 3

S21 (dB) 18.8 18 Noise Figure (dB) 1.01 1.3

IIP3 (dBm) -7 -4

IP1dB (dBm) -20 -17 Input Return Loss (dB) <-10

(2.1GHz~2.7GHz)

<-10

(2.0GHz~2.4GHz) Current Consumption (mA) 8.73 10.8

表 2.4 5-GHz PHEMT LNA 模擬與量測比較表 Item Post-Simulation Measurement Supply Voltage (V) 3

S21 (dB) 18.8 17 Noise Figure (dB) 1.161 1.4

IIP3 (dBm) -9 0.7 IP1dB (dBm) -22 -12 Input Return Loss (dB) <-10

(4.8GHz~6.5GHz)

<-10

(3.9GHz~5.5GHz) Current Consumption (mA) 8.21 10.8

第三章

使用被動混頻器之低功率

放大器

3.1 前言

近年來無線通訊越來越普及，傳輸資料量的增加以及可以做為遠端點對點的傳輸等優點，使得市場對於無線通訊系統需求量大幅上升，在工商產業、消費電子、遊戲業等方面，都可以看到無線通訊的應用。針對藍芽通訊或 IEEE 802.11b 規格的無線通訊，系統對於低功耗和低成本的要求，使得單晶片低功耗的接收機更具重要性，高度積體化降低系統建構所需的成本，且藉由架構的改量與創新，能使系統在一定的能源消耗下做更長時間的操作。

對於低功耗的設計來說，可從系統架構的選取開始發展，直到電路細部的設計，每個層面皆有許多的低功耗技術可選擇與應用，本電路選擇直接降頻架構，而內部子電路也以低功耗為前提去做設計。

本章會先探討系統架構的選擇，並介紹此預實現架構需在哪些設計方面做考量，接著分析各電路區塊設計需注意的地方，最後對電路量測結果做討論。

3.2 架構選擇之考量

對於一般的無線接收機設計，通常有三種架構，直接降頻(direct conversion)、超外差(super-heterodyne)、低中頻(low-IF)，由於超外差架構的高效能與良好的穩定性，此架構被廣泛的利用在現代通訊上，

雖然此架構優點繁多，但仍有一項主要的缺點，關於鏡像訊號的問題，如下圖(3.1)所示，所要訊號(ω_s)載在本地訊號(ω_LO)上時，會產生鏡像訊號(ω_im)，當訊號皆到達接收端後，經過接收端本地訊號(ωLO) 的降頻並經過低頻濾波器後，會產生所要訊號和鏡像訊號重疊的現象，如圖(3.2)所示，而鏡像訊號的干擾，降低所要訊號接收的準確度。

LO



im

 _im 

IF



s

圖(3.1)鏡像訊號

LPF

IF 

cos_LOt

圖(3.2)鏡像訊號干擾

除了鏡像訊號的問題外，超外差架構需要數個混頻器，不僅增加架構整體功率消耗，同時使電路的實現更為複雜，上述缺點使此架構不適合低功耗、低成本的應用。對於低中頻架構來說，高的類比轉數位取樣率和由增益與相位不匹配對鏡像抑制所造成的限制，使得此架構不適用於低功耗的應用。相較於上述兩架構，直接降頻架構具有高密度的整合性，且不需要鏡像抑制濾波器和 IF 通帶濾波器的使用，歸納上述三架構的優劣比較及考量到低功耗和低成本的趨勢，將以直接降頻型式作為接收機實現的架構。

3.2.1 直接降頻架構之設計考量[2]

1.直流位移

由於直接降頻架構輸出訊號操作頻率落於直流附近，外來的偏移電

壓會對所要訊號造成干擾且會飽和後級電路。一般來說，本地訊號端 (LO)和混頻器前端及低雜訊放大器前端往往無法達到很好的隔離度，由下圖(3.3)所示，本地訊號會經由電容偶合或基底偶合到混頻器前端(A2)或低雜訊放大器前端(A1)，不必要的反饋訊號會再經過一次混頻的動作，與自身頻率相同的訊號作混頻將會產生直流項，同理，

混頻器和放大器前端的訊號也會漏至本地訊號端，藉由混頻機制產生直流位移，如下圖(3.4)所示。

LPF

cos_LOt LO

Leakage LNA

A1 A2

圖(3.3)本地訊號端溢漏

LPF

cos_LOt Interferer

Leakage LNA

A1 A2

圖(3.4)輸入端溢漏

2. I/Q 訊號不匹配

應用在很多相位調變和頻率調變系統中的直接降頻架構須使用正

交型式，必須藉由相位移器在本地訊號端產生出兩個正交訊號，也就是產生相角相差 90 度的訊號，而相角差未達到 90 度及 I/Q 訊號振幅的不匹配會提高誤碼率，假設有一接收訊號為 x_in(t)=acosω_ct+bsinωct，

a 和 b 為 1 或-1，在相位及振幅不匹配的情況下，本地 I/Q 訊號可表示為 x_LO,I(t)=2cosωct、xLO,Q(t)=2(1+ε)sin(θ+ωct)，ε 和 θ 分別代表振幅及相位誤差，經過混頻及低通濾波器後，可得到兩基頻訊號 x_BB,I(t)=a、

xBB,Q(t)=(1+ε) bcosθ-(1+ε) asinθ，由上述兩基頻表示式可知，本地 I/Q

訊號的非正交性，會使基頻訊號的錯誤率上升。

3.偶次項失真

一般接收機對於奇次非線性項較為敏感，而就直接降頻架構來說，

偶次非線性項也會造成影響，如圖(3.5)所示，假設低雜訊放大器的非線性表示式為y(t)=α₁x(t)+ α2x²(t)，若在放大器輸入端有一干擾訊號為 x(t)= Acosω₁t+Bcosω₂t，放大器的非線性會使輸出產生一低頻項: k(t)=

α₂ ABcos(ω1-ω2)t，當此低頻干擾訊號漏至混頻器輸出端時，將會對所要訊號產生影響，如圖(3.6)所示。

 ^{y t}^{( )}^^¹^{x t}^{( )}^^²^{x t}²^{( )} ⁰ 

LNA

1

2

1 2

 

圖(3.5)低雜訊放大器響應



cos_LOt

Feedthrough

圖(3.6)偶次非線性項的影響

除了上述所提，輸入端的干擾訊號會藉由低雜訊放大器的非線性對所要訊號產生影響外，RF 訊號的二次諧波也會對所要頻帶造成影響，

如圖(3.7)所示，RF 訊號經過低雜訊放大器後，由於放大器本生的非線性，會產生二次諧波項，當 RF 訊號和 LO 訊號的二次諧波項混頻後，將對輸出所要頻帶造成干擾，如圖(3.8)所示。

 ^{y t}^{( )}^^¹^{x t}^{( )}^^²^{x t}²^{( )} ⁰ 

LNA

s

2s

圖(3.7) 低雜訊放大器非線性響應



s 2_s



0 _LO 2_LO ^LO

圖(3.8) 二次諧波項混頻

4.閃爍雜訊(flicker noise)

由於接收機降下來的訊號頻譜會落於頻率為零的附近，頻率低的關 係使得閃爍雜訊的問題變得更為顯著，若分析閃爍雜訊在不同頻率下對共源極架構的影響，可得知當操作頻率降低時，閃爍雜訊的問題會

越來越顯著，在頻率為 1MHz 時，共源級架構的熱雜訊(thermal noise)

混頻器的雜訊，尤其是閃爍雜訊，對於接收窄頻訊號的無線通道來

比。

或未重疊的狀況，在操作區重疊的情況下，閃爍雜訊落於遠離所要訊號的頻帶，但若遇到非相關干擾訊號，仍會對所要訊號造成影響，在操作區未重疊的情況下，閃爍雜訊會落於操作頻帶而降低訊號的訊雜比。當雜訊和訊號成正比時，輸出的訊雜比由於閃爍雜訊而成為常數，必須藉由更理想的LO訊號來改善[5]。

3.4

實作一：

2.4-GHz Low-Power Receiver with Passive Mixers

(CMOS 0.18-μm)

3.4.1 研究動機

隨著晶片設計的演進與發展，低製作成本及低功率消耗的要求日趨

重要，可藉由晶片積體化以達到節省成本的目的，本實做電路希望能將接收機實現在晶片上，以節省外接電路的需要，外接電路帶來功率消耗及額外面積的問題，且電路架構不同的設計與選擇攸關功耗的高低，本次預實現的電路架構希望能在不影響各效能的情況下，達到低功耗的要求。

3.4.2 電路架構

此實做電路射頻部份由兩級低雜訊放大器、單入雙出變壓器、被動 混頻器所構成，如圖(3.14)所示，第一級低雜訊放大器為電感源級退

化架構，利用源級退化來達到阻抗及雜訊匹配，第二級放大器用來增加前級放大器的增益以抑制後級雜訊的影響，且與變壓器做結合，利用變壓器將單端訊號轉成差動訊號，做為銜接後級雙平衡式被動混頻器的橋梁，混頻器是採取被動型式，主動型式的混頻器不僅會有直流功率的消耗，同時也因直流電流而加深閃爍雜訊對整體接收機的影響，被動混頻器一般分為電壓型式和電流型式，此架構選用電流型式，相較於電壓型式，電流型式的混頻器降低對後級基頻電路線性度的影響。

vs Rs

圖(3.14)低雜訊放大器與被動混頻器

電路基頻部份由帶有共模回授電路的轉阻放大器及可調式增益放大器所組成，如圖(3.15)所示，轉阻放大器利用RC電路做回授，可用來濾除訊號混頻後所產生的高階非線性項，增加混頻器的線性度並降

低後級電路對線性度的要求，可調式增益放大器用來補償接收訊號過大的狀況，藉由改變增益量來降低過大訊號對後級數位電路線性度所造成的影響。

in 2in

I  i

in 2in

I  i

圖(3.15)轉阻放大器與增益放大器

LO訊號部份，當輸入相位相差180度的訊號，藉由經過一多重相位濾波器，如圖(3.16)所示，產生一組正交的I、Q訊號。

VLO

圖(3.16)多重相位濾波器

3.4.3 架構分析[9]

入，假設放大器電壓轉移函數為A(f)，則放大器的迴路增益如下式(3.5) 所示，

( ) ( ) ( )

( ) ( )

gm f

Z f T f A f

Z f Z f

  (3.5)

由於切換電晶體的頻率轉換，阻抗Zgm(f)在低頻時將會正比於靠近LO 頻率時的阻抗Z^’gm(f)，因阻抗Z^’gm(f)在LO頻率時的響應幾乎沒變化，

使得阻抗Z_gm(f)在基頻時近乎為常數，而由RC電路構成的Z_f(f)在基頻時呈現低通的頻率響應，在A(f)的大小及線性度為常數的假設下，回

在文檔中 2.4-GHz PHEMT 低雜訊放大器、CMOS接收機與主動濾波器 (頁 49-0)

第二章 低功率接收機之設計

2.4 實作二 : 5-GHz/-GHz Low Noise Amplifier (PHEMT 0.15-m) 26

2.4.2 電路架構

2.4.5 晶片量測結果

2.4.6 結果與討論

第三章

使用被動混頻器之低功率

放大器

3.1 前言

3.2 架構選擇之考量

3.2.1 直接降頻架構之設計考量[2]

1.直流位移

2. I/Q 訊號不匹配

3.偶次項失真

4.閃爍雜訊(flicker noise)

3.4

2.4-GHz Low-Power Receiver with Passive Mixers

3.4.1 研究動機

3.4.2 電路架構

3.4.3 架構分析[9]

第二章低功率接收機之設計