設計流程

由於各層濃度與厚度變因極多，所以設計時需先在特定參數、模型條件範圍 內，尋找看似可行的設計條件，接著再微調先前之特定參數與模型，觀察其變化，

其結果皆達穩定為止，如圖（4.1）所示。

在由量子效率決定了吸收層厚度後，依圖（4.1），基於電性與磊晶廠之基本 條件，初步選擇了吸收層濃度、倍增層濃度與電荷層厚度作為固定參數，並對其 初始化。再由元件目標規格決定剩餘未定參數，即倍增層厚度與電荷層濃度。接 著再回頭嘗試其他倍增層濃度與游離係數模型，觀察原先選擇是否為最佳選擇。

倘若為最佳選擇，則完成元件設計。

Figure 4.1: 磊晶結構設計流程圖

4.1.2 以量子效率決定吸收層厚度

倘若吸收層太薄，那麼大部分的光在被吸收之前即穿透之，所以必須要有足 夠的吸收層厚度。然而，倘若吸收層太厚，那麼會使載子傳輸時間（transit time）

太長，降低元件頻寬 [117]，不利於高速操作環境。因此我們以足夠高之量子效率 為最低設計標準。

量子效率定義為每顆光子平均生成的電子電洞對數目，此係數必然小於 1。

為了建立量子效率與元件結構之關係，假設光子照射強度為 Φ₀（Incident photon intensity，每秒照射到每單位面積之晶體表面上之光子數，單位為 cm⁻²s⁻¹），並

η ≡ carrier pairs per second absorbed photons per second

= I_ph,0/q 子效率 η 僅與吸光材料本身的特性有關（即本質性質，intrinsic property），而與元 件中其他成分材料造成的反射係數 R、增益 M 無關。然而，由於我們僅能測量到

吸光現象之現象學模型（Phenomenological model）為下式：

其中，d_InGaAs 為吸收層厚度，x 為 InGaAs 晶體深度，以 InGaAsP/InGaAs 界面處

為 x = 0，並以遠離倍增層 InP 方向為 x 遞增方向。雖然除了由光子產生電子電洞 對以外，還有諸如第3章所說明的能帶穿隧、SRH 復合與雪崩效應，但由於照光

強度通常都大到使得光電子電洞對產生速率遠大於上述效應的程度，所以在電壓 足夠大，使得空乏區佈滿 InGaAs 吸收層時，G_net(x)≈ Gph(x)，因此：

I_ph,0 ≈ Aq

∫ _dInGaAs

0

αΦ(0) exp (−αx) dx = AqΦ(0) [1 − exp (−αdInGaAs)] (4.10)

最後代入方程式（4.2），即得量子效率與吸收層厚度 d_InGaAs 之關係：

η = 1− exp (−αdInGaAs) (4.11)

根據圖（4.2），In_0.53Ga_0.47As 對 1550 nm 波長之吸收係數約略介於 6085 cm⁻¹ 與 7140 cm⁻¹ 之間，所以若吸收層厚度為 3 µm，則量子效率應有 83%− 88%，能滿 足量子效率高於 50% 的目標規格，所以我們將吸收層厚度定為 3 µm。

Figure 4.2: In_0.53Ga_0.47As 吸收係數 [118][119]

4.1.3 基本設計考量

4.1.3.1 倍增層濃度

由於我們希望僅有 InP 倍增層發生顯著倍增效應，並且 5× 10⁵ V/cm 上下之 高電場，所以我們希望倍增層之摻質濃度越小越好，使其電場都相當高，而不是 倍增層上半區有足夠高電場，但下半區之電場則不夠高，這樣會使元件電性控制

更加困難。而就過去我們對全新光電磊晶廠的了解，其摻質濃度最低應可到達 1× 10¹⁶cm⁻³，因此我們將 InP 倍增層之 N 型摻質濃度設定為 1× 10¹⁶cm⁻³。

4.1.3.2 電荷層厚度

由於倍增效應僅發生在倍增層，並且我們需要藉由電荷層將倍增層之高電場 下降得足夠低，使得其後之吸收層能有足夠小的電場，以降低能帶穿隧效應造成 的暗電流，所以電荷層不僅需要高濃度，也需要極薄的厚度來快速下降電場，以 免發生顯著倍增效應。因此，我們選擇 0.1 µm 的電荷層厚度。除了避免發生顯 著倍增效應以外，我們也得避免元件在擊穿之前即先崩潰的現象。具體來說，假 設倍增層厚度 d_M，濃度為 N_M，電荷層厚度為 d_c，濃度為 N_c，那麼在空乏近似

（depletion approximation）下，其擊穿電壓為

V_pt = q(N_Md²_M + N_cd²_c)

2ϵ +qN_cd_cd_M

ϵ (4.12)

也就是說，擊穿電壓隨著 N_c、d_c而單調遞增。因此若電荷層太厚，那麼擊穿電壓 V_pt就會超過崩潰電壓 V_b，即提前崩潰。倘若元件提前崩潰，那麼元件崩潰時，吸 收層仍無電場，所以即便吸收層吸收了光子，產生了大量電洞，也沒辦法被電場 帶往倍增層以放大電流、產生倍增效應。換言之，為了避免元件提前崩潰，電荷 層厚度也必須足夠小才行。

4.1.3.3 吸收層濃度

由於希望吸收層電場足夠低，但也不能夠完全沒有電場，所以將吸收層濃度 設定為目前已知全新光電成長的最低吸收層濃度，即 1× 10¹⁵cm⁻³。若倍增層與 吸收層濃度皆為零，那麼控制兩者電場之變因就僅為電荷層，使得電場設計變得 更為簡單，因此總是將倍增層與吸收層濃度設計得足夠低。

4.1.4 一維模擬：以低溫條件與暗電流求最佳參數

目前未定參數為倍增層厚度與電荷層濃度，接著以底下條件推得最佳參數：

1. 崩潰電壓落於 V_b = 50± 20 V。

2. 對於主動區直徑為 100 µm 的元件而言，於 0.9V_b時之暗電流需小於 500 nA。

3. 便於比常溫低 100^◦C 之低溫下操作，即 T =−70^◦C。

藉第3章的元件模擬參數，套用 1× 10¹⁶ cm⁻³ 倍增層濃度，0.1 µm 電荷層厚度，

0.1 µm 漸變層厚度，1× 10¹⁵cm⁻³ 吸收層濃度，3 µm 吸收層厚度之結構參數，

以及使用 Cook [103] 之 InP 游離係數（Van Overstraeten-de Man 模型），進行多 種倍增層厚度與電荷層濃度之一維電性模擬，其模擬摻質結構與模擬結果如圖

（4.3）、（4.4）所示，其中藍色大圓點為最後選定的參數。圖（4.4a）為擊穿電壓、

崩潰電壓與倍增層厚度、電荷層濃度的關係圖，其中上方實線為崩潰電壓，下方 虛線為擊穿電壓，兩條黑色水平虛線表示崩潰電壓目標規格，即 V_b = 50± 20 V。

並以各種顏色表示不同的倍增層厚度，如其線條標籤所示，單位為 µm，並且橫 軸為電荷層濃度。圖（4.4b）為元件於 0.9V_b時之能帶穿隧電流對不同倍增層厚度 與電荷層濃度之關係圖，即下式：

J_BTB(0.9V_b) = q

∫ _d

0

G_BTB(x, 0.9V_b)dx (4.13)

其中，d 為元件厚度。圖（4.4b）中不同顏色之線條表示不同倍增層厚度，如線條 標籤所示，而橫軸則為電荷層濃度，上方黑虛線為當元件直徑為 100 µm 時，暗 電流為 I_d(0.9V_b) = 500 nA 之暗電流密度 J (0.9V_b)≈ 6.4 mA/cm²。

Figure 4.3: 塔台結構模擬示意圖。顏色表示摻質濃度，紅色系為 N 型摻質，藍色 系為 P 型摻質。顏色越深，摻質濃度越高。元件結構由上而下依序為 鋅擴散層、倍增層、電荷層、漸變層、吸收層、緩衝層與基板，緩衝 層與基板皆為紅色。

如圖（4.4a）所示，對任何倍增層厚度而言，電荷層濃度越大則越難擊穿，

(a) 擊穿電壓、崩潰電壓、倍增層厚度、電 荷層濃與設計參數之關係。

(b) 於 0.9Vb 之能帶穿隧電流對倍增層厚度、

電荷層濃度與設計參數之關係。

Figure 4.4: 一維塔台結構之倍增層厚度與電荷層濃度設計參數

因此偏壓都落在倍增層中，使倍增層電場上升越快，越早崩潰。當電荷層濃度大 到一定值，擊穿電壓即超過崩潰電壓，使得崩潰先於擊穿。圖（4.4a）對此情形 的呈現為擊穿電壓與崩潰電壓收斂為一水平線；表示當元件提前崩潰時，不論電 荷層濃度為何，崩潰電壓都為定值。至於此時擊穿電壓如何隨電荷層濃度變化，

則沒有呈現於圖中。為了便於低溫操作，我們必須避免低溫時提前崩潰。由於 崩潰電壓之溫度係數為 +0.105 V/^◦C [120][121]，所以要求常溫崩潰電壓必須高 於擊穿電壓 10 V，使其即便於零下−70^◦C 也不會提前崩潰。僅有電荷層濃度高 於 1.65× 10¹⁷ cm⁻³ 者才能滿足 V_b = 50± 20 V。然而，倍增層越厚，發生提前 崩潰之電荷層濃度也越小，所以需要足夠薄的倍增層，才能滿足低溫操作條件，

V_b− Vpt ≥ 10 V。

另一方面，雖然因為無法得知磊晶廠之製程環境，而無法推測 In0.53Ga0.47As 中可能的缺陷能井，從而無法推估其真實暗電流，也不確定其 InP 之游離係數，

但為了讓元件在 0.9V_b時有盡可能小的暗電流，我們將設法降低能單純以磊晶結 構控制的吸收層能帶穿隧電流。

根據圖（4.4b），雖然大部分參數皆符合 J(0.9Vb) < 6.4 mA/cm² 之目標規格，

但仍可盡量減少暗電流，提高元件敏感度。在眾多考慮下，我們選擇藍色大圓點 參數。在圖（4.4a）中，兩個藍色大圓點分別表示在倍增層厚度為 0.6 µm、電荷層

濃度為 2.2× 10¹⁷cm⁻³ 結構參數下之崩潰電壓與擊穿電壓，依序為 V_b = 60.3 V 、 V_pt = 26.3 V 。而在圖（4.4b）中，其暗電流密度為 1.2× 10⁻¹¹A/cm²，即在主動 區直徑 100 µm 元件下，約為 1 fA 之能帶穿隧電流，遠小於 500 nA 之目標規格。

4.1.5 二維模擬：改變倍增層濃度與游離係數模型

因為實際結構為平面結構，而非上一節所模擬的塔台結構，所以在由塔台結 構之電性模擬決定中央區所需要的倍增層厚度與電荷層濃度（變動參數）後，我 們接著固定電荷層濃度，以實際平面結構，進行二維模擬，即設計流程圖（4.1）

中的「將變動參數值視為新固定參數值」的步驟。藉由二維模擬，觀察倍增層厚 度、游離係數、倍增層濃度的最佳條件。平面模擬之摻質分佈結構如圖（4.5）所 示，其結果如圖（4.6）所示。

Figure 4.5: 平面結構模擬示意圖。顏色表示摻質濃度，紅色系為 N 型摻質，藍色 系為 P 型摻質。顏色越深，摻質濃度越高。元件結構由上而下依序為 鋅擴散層、倍增層、電荷層、漸變層、吸收層、緩衝層與基板，緩衝 層與基板皆為紅色。

圖（4.6）比較了在 1× 10¹⁶cm⁻³ 與 2× 10¹⁶ cm⁻³ 的倍增層濃度條件下，中央 崩潰電壓（Center）、邊緣崩潰電壓（Edge）以及擊穿電壓（虛線）與 Cook [103]、

Taguchi [108] 游離係數之關係。如先前於第3.4.3節之分析，由於 Taguchi 之游離係 數在強電場時較小，所以其崩潰所需之電壓亦較大。此外，圖（4.6）中的中央崩 潰曲線其實是使用圖（4.3）之塔台結構所模擬得來，倘若以圖（4.5）結構模擬，

那麼僅會得到一組崩潰電壓分佈，即邊緣崩潰電壓。雖然兩者是在不同結構下進 行模擬，但其磊晶結構完全相同，因此能作圖比較之。此外，隨著倍增層越來越 厚，擊穿電壓也逐漸與崩潰電壓靠近並重合，重合時即發生提前崩潰。而在這兩

(a) 倍增層濃度為 1× 10¹⁶cm⁻³ 時之倍增層 濃度、游離模型與邊緣崩潰效應

(b) 倍增層濃度為 2× 10¹⁶cm⁻³ 時之倍增層 濃度、游離模型與邊緣崩潰效應

Figure 4.6: 倍增層濃度、游離模型與邊緣崩潰效應

種倍增層濃度中，可看到邊緣崩潰電壓總是小於中央崩潰電壓，使得平面結構元 件必然會發生邊緣崩潰。

有趣的是，在一定倍增層厚度後，即 1×10¹⁶cm⁻³ 的 1.24 µm 與 2×10¹⁶ cm⁻³ 的 0.78 µm，平面結構會發生表面崩潰現象，如兩圖中之彩色長方形縮圖所示。

有趣的是，在一定倍增層厚度後，即 1×10¹⁶cm⁻³ 的 1.24 µm 與 2×10¹⁶ cm⁻³ 的 0.78 µm，平面結構會發生表面崩潰現象，如兩圖中之彩色長方形縮圖所示。