論文架構

第一章 緒論

1.1 研究背景與動機

在講求高速與高資料傳輸的時代，許多應用已被發展到高頻段上，例如，衛 星通訊、光纖通訊與雷達系統。一些在 10 GHz 以上的衛星通訊與光纖通訊也都 被發表[1]-[3]。在這些通訊系統中，鎖相迴路是一個關鍵的元件，因為鎖相迴路 可以提供一個穩定且純淨的訊號源使得時脈不失真且同步以避免系統誤動作，因 此，在許多收發器中，鎖相迴路已經廣泛被作為作為混頻器的本地振盪源。

在過去幾年，收發器都是由離散元件所組成的，因此體積較大，成本較高且 需要較大功率消耗。近幾年，許多電子產品為了縮小產品的體積大小與降低功率 消耗，將許多不同功能的子電路整合在一顆晶片中。降低功率消耗不但可以延長 電子產品的使用時間且可以增加電池的壽命亦可降低發電過程中所產生的二氧 化碳，此外，節能減碳也是近年來列入國家重要研究的一個熱門議題。很幸運，

隨著深次微米(deep-submicron)CMOS 技術發展成熟，CMOS 製程擁有低成本與高 整合度的優點。因此，可以藉由 CMOS 技術來達到系統整合晶片(system on chip, SOC)，將收發器前端整合在一個晶片之中。

1.2 論文架構

本論文總共分為七個章節，第一章主要描述本論文的動機。第二章介紹了鎖 相迴路裡面的子元件以及分析系統。第三章更進一步探討壓控振盪器，並且利用 變壓器取代傳統的電感實現一個壓控振盪器。第四章為一個除頻器介紹與實現。

第五章設計一個鎖相迴路並且利用電流再利用技術達到節省功率消耗之效能。第 六章整合了第三章、第四章與第五章，並且實現了一個操作在低電壓的頻率合成

2

器。最後，第七章則是本論文之結論。

3

第二章 鎖相迴路的基本觀念

圖 2-1 為電流幫浦型的鎖相迴路 (Charge-pump PLLs) 系統方塊圖，此系統是 由相位頻率偵測器(phase frequency detector)、充電泵(charge pump)、低通濾波器 (low pass filter)、壓 控振盪 器 (voltage controlled oscillator)與 除頻器(frequency divider)所組成。藉由負回授機制來達到頻率與相位之鎖定。由於是負回授系統，

因此必頇考慮到穩定性問題，確保系統可以收斂。

FD

PFD CP LPF VCO

F_ref

F_out

圖 2-1 電流幫浦型的鎖相迴路方塊圖

由於鎖相迴路為一非線性的系統，若要探討其電路的行為與穩定性，頇先了 解各個子元件的行為模型，且在鎖定及小角度的運作形況下，鎖相迴路可以用線 性系統來趨近。

2.1 相位頻率偵測器

相位偵測器(phase detector)是用來判別兩輸入訊號的相位與頻率之差值，並反 應出其差異量，圖 2-2 為理想相位偵測器方塊圖，兩個訊號相的相位差為∆Ф，經 過相位偵測器後產生一個訊號V_out 送至充電泵，當兩訊號相位差越大時，輸出電 壓 Vout 的脈波寬度越大，其相位偵測器輸入與輸出的關係式為

out PD

V  K  

^(3-6)

其中 KPD為相位偵測器的增益(單位為 V/rad)。

4 相迴路的偵測器為相位頻率偵測器(phase frequency detector, PFD)，此偵測器可以 偵測週期性時脈的相位差與頻率差，其時序圖如圖 2-3 所描述，圖 2-3(a)說明當 兩個訊號 F_ref與 F_fb為相同頻率且 F_ref訊號的相位領先 F_fb訊號的相位，在輸出端 UP 會產生一脈衝(pulse)訊號，其脈衝寬度為兩時脈訊號的相位差，另一輸出端 DN 則維持在低電壓位準。可以用狀態圖來描述相位頻率偵測器的行為，如圖 2-4，

此為相位頻率偵測器的全部狀態圖，因為得知有三種狀態又稱之三態相位頻率偵 測器。假設初始狀態為 State0，此時輸出訊號 UP=DN=0，當輸入訊號 F_ref正緣(rising edge)先出現時，狀態會由 State0 變至 State1，輸出訊號 UP 由 0 變為 1，DN 則維 持在 0，這時候相位頻率偵測器處在 State1 狀態下，若下一個正緣訊號是 F_fb先出 現時則狀態會由 State1 變回 State0，否則繼續保持在 State1。其它狀態的轉態同 理可知。在圖 2-3(b)的情況可以驗證三態相位頻率偵測器的狀態圖不只能偵測相 位上的誤差，亦可檢測出頻率上的差異。當兩個訊號有頻率上的差異時，每一個 時脈週期對應到的相位差為

( )。

5

6

∆Φ Vout

+2π -2π

圖 2-5 理想相位頻率偵測器之特性曲線

圖 2-6 為一個典型相位頻率偵測器的實例與時序圖，此相位頻率偵測器是由 兩個具有重置功能的 D 型正反器(D-flip flop)與一個 AND 邏輯閘所組成，將 D 型 正反器的輸入訊號 D 接至 VDD，參考訊號 Fref 與回授信號 Ffb 分別作為兩個 D 型正反器的時脈，當正緣觸發時，輸出訊號 Q 會變為高位準，換而言之，輸出訊 號 UP 與 DN 會因為 Fref 與 Ffb 各自觸發皆會變為高電位，當 Fref 與 Ffb 同時為 高電位時，會使 AND 閘也產生一個高電位去觸發 D 型正反器的 Reset，因此輸出 訊號 UP 與 DN 也同時變回低電位。由於在實際電路中，AND 閘會有延遲時間，

輸出訊號 UP 與 DN 會有一個短暫導通時間(short time)。

7

8

圖 2-7 相位頻率偵測器的死區(dead zone)與鎖相迴路的抖動(jitter)之關係

- 2 ^{dead zone}

p p

period

Minimum phase error T

 T

9

10

(2)充電電流與放電電流的匹配、(3)電荷注入(charge injection)與時脈饋入(clock feed-through) 與(4)電荷分享(charge sharing)。

(1)最大輸出擺幅

最大輸出擺幅是指電流鏡還能在飽和區的電壓範圍。

(2)充放電電流的不匹配

如何在相同的脈波下得到相同的充放電電流，一直以來都是充電泵的問題之 一。如圖 2-10 所示，充電泵是由兩個電流源與開關所組成。當鎖相迴路穩定後，

11

12

V_TH為 MOS 的臨界電壓(threshold voltage)。假設從通道往兩邊流的電荷分佈是相 同，則造成輸出端電壓的變化可用(2-4)式表示，但實際上，電荷往兩邊流向的比

13

一般而言，在設計充電泵式鎖相迴路(charge pump phase locked loop)時，充電 泵與相位頻率偵測器是同時考慮的，其兩者的關係式為

14

2.3 迴路濾波器

迴路濾波器(loop filter)是將充電泵的輸出電流轉換成電壓，以控制壓控振盪 器的輸出頻率，且迴路濾波器主窄了鎖相迴路的穩定度與雜訊抑制能力。最簡單 的應用上也逐漸提高，美國聯邦通信委員會(Federal Communication Commission,

15

16

17

-PFD CP Loop Filter VCO

Divider

Φout

Φe

圖 2-15 鎖相迴路的線性模型

根據圖 2-15 的鎖相迴路線性模型，可以推導出開迴路增益(open loop gain)與閉迴 路增益(close loop gain)分別為(2-10)式與(2-11)式。

( ) K F s K^d ( ) ^VCO

18

19

20

21

其中，閉迴路系統的自然頻率 ω_n(natural frequency)與阻尼因素 ζ(damping factor) 為

22

10log ^ref 1

p

23

第三章 使用變壓器回授之低電壓壓控制振盪器設計

本章將介紹壓控振盪器並且利用台積電標準 CMOS 0.18-µm 製程(TSMC standard CMOS 0.18-µm process)實現。這次壓控振盪器(voltage-controlled oscillator) 是採用變壓器(transformer)回授之架構，且供應電壓僅需 0.65 V。

3.1 壓控振盪器簡介

隨著時代科技發達，無線收發器系統架構不斷演變，但無論哪一種架構都需 要一個振盪器作為本地振盪器，一個簡單的接收器系統如圖 3-1 所示，天線接收 到一射頻訊號(RF signal)，經過低雜訊放大器將訊號饋入混頻器射頻端口(RF port)，

與本地端口(LO port)的振盪器產生的訊號混頻輸出一個中低頻訊號，再交給基頻 做數位訊號的處理，因此一個穩定的本地振盪源在收發器系統中扮演了一個重要 的角色。

圖 3-1 接收機系統架構圖

壓控震盪器的架構主要分為兩種，一是環形振盪器(Ring Oscillator)，二是 LC Antenna

24

振盪器，並對此兩種做重點式的優缺點分析。

環形振盪器是由多級的反相放大器(inverter)組成，電路架構顯示在圖 3-2，其 振盪器本身只有 MOS 元件，因此主要優點為面積較小，但相位雜訊表現較差。

圖 3-2 環形振盪器

LC 振盪器主要是由電感和電容組成的共振器及 MOS 元件所構成的，其振盪

頻率為^{1/ LC}，相位雜訊如(3-1)式[12]，其中 F 是 MOS 的雜訊指數，k = 1.38 * 10^-23

J/K 是波茲曼常數(Boltzmann constant)，T 是絕對溫度，P_s是振盪器的輸出功率，

Q 是共振器的品質因素，ω₀是振盪頻率，∆ω 是偏移頻率(frequency offset)。因此 適當設計共振器的品質因素(Q-factor)可以得到較佳的相位雜訊，在高頻中電感的 Q 值會表現較低頻佳，但電感所佔的面積較大。在高頻振盪器的設計中，LC 振 盪器擁有較佳的相位雜訊，所以在高頻的接收器系統大部分都採用 LC 振盪器做 為本地振盪源。圖 3-3 為傳統 LC 振盪器架構。

2

2 0

{ } 10 log

s 2Q L FkT

P

 



   

        ^(3-1)

25

圖 3-3 傳統 LC 振盪器

本次目標是實現在 X-band 之壓控振盪器，經由上面比較分析後決定使用相位 雜訊較佳的 LC 振盪器作為這次架構。

3.2 相位雜訊定義

在振盪器中最常見的雜訊來源有電阻、電感、電容及電晶體等內部元件的雜 訊，即熱雜訊(thermal noise)、散射雜訊(shot noise)、閃爍雜訊(flicker noise)。當 振盪器受到溫度變化或雜訊干擾時，訊號在振幅、相位及頻率上會產生改變即所 謂的振幅調變(amplitude modulation, AM)、相位調變(phase modulation, PM)和頻率 調變(frequency modulation, FM)。圖 3-4 說明一個振盪器的輸出訊號 A_ccos(ω_ct+θ) 因為溫度變化或雜訊干擾使其訊號的振幅或相位產生改變，由原來的 A_ccos(ω_ct+θ) 改變至 A’_ccos(ω_ct+θ’)[13]。

26

A_ccos(ω_ct+θ)

A’ccos(ωct+θ’)

圖 3-4 訊號相量偏移量

一般而言，振盪器的輸出振幅對溫度變化或雜訊干擾的影響不大，且在短時 間內趨於穩定，因此可以將振幅調變忽略，將振幅的變動視為常數，進而將輸出 訊號表示成：

 

( ) _ccos _{c n}( )

S t  A



t



t (3-2)

其中 θn(t)表示相位變動，即相位雜訊。若|θ_n(t)|<<1 rad，則(3-2)式可近似為(3-3) 式。

   

( )

_c

cos

_{c c n}

( )sin

_c

S t  A  t  A  t  t

(3-3) 其中 A_cθ_n(t)sin(ω_ct)為相位雜訊，會在載波 A_ccos(ω_ct+θ)附近以裙帶狀形成雜訊分 佈，如圖 3-5(b)所示，圖 3-5(a)為理想情況的頻譜。

27

noise power in a 1Hz bandwidth at offset from carrier

( )

carrier power

L 





 

(3-4)

3.3 LC 振盪器設計重點

正如前所述，壓控振盪器在接收器系統中扮演了一個重要角色，未來若要結 合相位頻率偵測器(phase frequency detector)、充電泵(charge pump)、迴路濾波器 (loop filter)及除頻器(divider)組成鎖相迴路(phase locked loop)，壓控振盪器設計需 更仔細考量，其設計重點如下：

a. 相位雜訊(phase noise)：做為收發器的本地振盪源，其訊號一定要夠穩定，而 相位雜訊這項指標是評估此訊號的穩定度，本地振盪源訊號若不穩定會影響接 收訊號或發射訊號的品質。

b. 功率消耗(power consumption)：一般而言，鎖相迴路的功耗是由壓控震盪器及 除頻器所主宰，在節能的要求下，低功耗也成為設計的考量之一。

c. 調變範圍(tuning range)：調變範圍影響是否能操作在期望的頻率內，製作在積 體電路上，不免有製程及外在環境溫度上的變異，若調變範圍太小容易因製程

28

及溫度變異導致頻率無法在我們期望內。

d. 增益(K_vco)：較高增益可使調變範圍較大，但附帶的是使鎖相迴路的相位誤差 較大，因此設計時要有所取捨。

振盪器的設計方法有許多種，主要有巴克豪森條件(Barkhausen ’s criteria)和負 電阻分析法兩種，本次設計方法採用負電阻分析法，其原因是 LC 振盪器架構，

29

30

2 energy loss in one oscillation cycle

Q



_(3-13)

3.5.1 電感

上述曾提過電感的品質因素是影響相位雜訊優劣之一參數。通常電感的品質因素可 用(3-14)式[15]表示

S

substrate loss factor self-resonance factor

substrate loss factor self-resonance factor

在文檔中 應用於 X 頻段之鎖相迴路與頻率合成器之設計與實現 (頁 17-0)